| 研究課題/領域番号 |
19K11883
|
|---|
| 研究機関 | 帝京平成大学 |
|---|
研究代表者 |
蜂屋 孝太郎 帝京平成大学, 現代ライフ学部, 講師 (40540381)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2023-03-31
|
| キーワード | 3次元集積回路（3D-IC） / シリコン貫通ビア（TSV) / チップ内電源分配網 / オープン故障 / 構造テスト / 診断性能 |
|---|
| 研究実績の概要 |
電源系が1つだけしか存在しない場合にチップ内の電源分配網の構造テスト（テスト対象を構成する個々の要素の故障を検出することによるテスト）を行う手法を考案し、シミュレーションによる実験を実施して学会発表を行った。本手法は、電源グリッドの交点に電源バンプ（チップ外に配線を引き出すための半田）を配置し、バンプ間の抵抗を外部の測定器で計測することによりバンプ間の配線セグメントのオープン故障（断線）を検出する。実験結果では実用的な診断性能（誤診断の確率が低いと診断性能が良い）が得られることが示された。配線セグメントの完全オープン故障（断線して抵抗が無限大になった状態）だけではなく、抵抗性オープン故障（断線には至っていないが設計時の許容範囲から抵抗値が外れている状態）も検出できることが分かった。
実験で用いた電源分配網には配線層上層のグローバル配線（太くて長距離を接続する配線）しか含んでいなかったため、下層のローカル配線（細くて短距離を接続する配線）を含めた現実に近い電源分配網でも実験を行うべきだとの指摘が学会発表時にあった。この実験については次年度の課題とする。
前年度に開発した、2つのチップを積層する3次元集積回路(3D-IC)において各チップ内の電源分配網を接続するシリコン貫通ビア(TSV)のオープン故障をテストする手法について、診断性能をさらに向上させる手法を考案し、シミュレーションによる実験を実施して学会発表を行った。本手法は、電源バンプが接続されておらず電源TSVのみから電源が供給されるチップの電源配線の抵抗を下げることによりTSV故障の診断性能を向上させるものである。この手法を用いることにより、従来のテスト手法では検出できなかった抵抗性オープン故障も検出できるようになることを示した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
当初計画どおり、チップ内の電源分配網の構造テスト方式の考案と評価を行うことができた。しかし、チップ内に測定回路を搭載し自己テスト化(BIST化）する課題については、進捗がなかった。
|
| 今後の研究の推進方策 |
次年度は当初計画どおり、機能テストと構造テストのコリレーションに関する研究を推進する。3D-ICのチップ内電源配線やチップ間の電源を接続するTSVのテストを、本研究でこれまでに開発した構造テストを行う場合と、従来手法であるチップ内の複数の箇所の電源電圧波形を計測する機能テストを行った場合の、コストや診断性能、検査網羅率などを比較する。その結果から、両者を組み合わせてそれぞれの弱点をカバーすることができるような新しいテスト方式を考案し、その性能等を評価する。
また、これまでに考案した構造テスト手法について、着手できなかった課題や、学会等で指摘された課題などに対応して改善を行い、その結果を含めて論文誌に発表する。
今年度も海外渡航が制限されることが予想されるため、研究成果の発表は、国内で現地開催される学会での発表と、IEEE等の海外の学術論文誌での出版を中心に行う。
|
| 次年度使用額が生じた理由 |
新型コロナの影響で、学会発表にともなう出張を計画どおりに行うことができなかったため。また、同理由により研究の進捗が遅れたため学会発表自体の回数が計画より少なくなったことも原因である。また、学会の参加費は少額であったため、本科研費予算は使用せずに所属組織（帝京平成大学）の個人研究費から支出した。
次年度も海外渡航の制限が続くと予想されるため、学会発表は国内学会を中心に行い、英語論文の発表では雑誌論文への投稿を中心に行う。これらの学会発表、論文投稿費用は合わせて70万円とする。
また、次年度の研究で必要となる電子設計用ソフトウェアの年間ライセンス使用料として90万円を見込む。
|
