| 研究課題/領域番号 |
19K11953
|
|---|
| 研究機関 | 神奈川大学 |
|---|
研究代表者 |
田中 賢 神奈川大学, 理学部, 教授 (50272810)
|
|---|
| 研究分担者 |
三河 賢治 前橋工科大学, 工学部, 教授 (00344838)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2024-03-31
|
| キーワード | ルールリスト最適化 / ルール順序最適化 / NP困難 |
|---|
| 研究実績の概要 |
0と1からなる行列に対し、各行の1または0が連続するように列を並べられるとき，その行列はCircular Ones Property (Circ1P)をもつという。本研究では、大規模なパケット分類問題に対して、コンパクトなMDDを実現する新たな手法を構築しようとしている。研究代表者と分担者は、C1PおよびCirc1Pに対するアルゴリズムを実現する前提として、ルールリスト構築問題とルール順序最適化問題に対する計算複雑さの検討を行った。リールリストの構築はMin-DNFから多項式時間帰着可能でありNP困難であることを明らかにした。さらに、許可リスト（ホワイトリスト）順序最適化問題に対する理論的検討を行い、それが集合被覆問題(X3C)から帰着され同様にNP困難であることを示した。これらのことから大規模なパケット分類問題をルールリスト最適化によって解決することは困難であるといえる。
これらの理論的な検討を行いつつ、並行してC1PおよびCirc1Pを満たすビット列を構築する効率的アルゴリズムの構築を行ってきた。各列のビット値を数え上げ、その偏りによってルール順序とビット位置を入れ替えるいくつかの方法を検討し、その有効性を検討した。その結果、構築される決定木のサイズを削減できることを実験的に確認した。現在は、それらの方法に分枝限定法を取り入れることにより、構築の高速化を可能にするとともに、決定木サイズの削減法を検討している。同時に、SATソルバを用いてビット列構築を高速に行う方法を検討している。ビット列構築の問題をSATに変換し、MinSATなどの各種ソルバやCPLEXなどの商用ソルバを用いて比較実験を行っている。ソルバには、問題ごとの適、不適があることから、ビット列構築に適したソルバとともに、それぞれに応じた適切な変換方法を同時に検討している。今後はビット列の位置関係をグラフ表現し、グラフ列挙による解法も同時に検討していく。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
3: やや遅れている
理由
現在は、ルールリスト最適化とルール順序の計算複雑さを検討しながら、C1PおよびCirc1Pを満たすビット列を構築する効率的アルゴリズムの構築を行っている。各ビットの入れ替え方法としてビット値の偏りを考慮する方法について理論的、実験的な検討を行っている。本研究で目指す大規模なルールリストに対しては十分な速度が得られていない。
|
| 今後の研究の推進方策 |
今後は入れ替えアルゴリズムの改善を中心としてIPv6に対応可能な方策を検討していく。検討している問題は被覆問題に関連するもので、種々のSATソルバを用いた高速化によって現実的なサイズまでの構築を可能にしていく。
|
| 次年度使用額が生じた理由 |
研究結果の成果発表、特に国際会議の発表が新型コロナ感染症の影響によって遅れたことに伴うもの。
|
