| 研究課題/領域番号 |
19K11968
|
|---|
| 研究機関 | 長崎県立大学 |
|---|
研究代表者 |
加藤 雅彦 長崎県立大学, 情報システム学部, 教授 (00536493)
|
|---|
| 研究分担者 |
小林 良太郎 工学院大学, 情報学部(情報工学部), 教授 (40324454)
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2023-03-31
|
| キーワード | IoTセキュリティ / ハードウェアセキュリティ / 組み込みセキュリティ / 機械学習 / プロセッサ情報 / RISC-V / QEMU |
|---|
| 研究実績の概要 |
汎用的なコンピュータやスマートフォンに搭載されているプロセッサは、コア数、動作クロック、メモリ、外部記憶などを増大させることにより性能を向上している。一方、近年必要性が高まっているIoTデバイスは、低価格で実装される機能が限定的、などの理由により、CPUの処理能力やメモリ容量などが汎用プロセッサと比べて少ない傾向にある。そのため、アンチウイルスソフトウェアなどのセキュリティ対策機能を追加で実装するリソースの確保が困難であり、新たなセキュリティ対策方法が求められている。そこで、本研究では、IoTデバイスのような限られたリソース上でセキュリティ対策を実現できるよう、プログラムが動作した時に得られるキャッシュヒット率などの情報を機械学習し、プログラムの異常な挙動を検知する機構をプロセッサ内部に実装する。ソフトウェアの異常動作検知機能をプロセッサ内部に実装することにより、アンチウイルスソフトに依存しない、IoT機器のセキュリティ対策を可能とすることを目的としている。
2019年度は、異常動作の検知に適するプロセッサ内部情報を選定し、サンプリングによる効率的な学習などの検討をエミュレーション環境で行い、プログラムの異常な挙動が検知可能であることを確認した。提案機構をFPGAに実装するにあたっては、検知を行う判別器をプロセッサに同居させる必要がある。そのためには判別器の回路規模を縮小する必要があり、2020年度は判別器のサイズ削減手法について検討を行うとともに、FPGA上でオープンアーキテクチャのCPUであるRISCVを実装し、学習済の判別器を結合させることで、それらが連携して動作することを確認した。2021年度は異常検知の特徴量変更やCPUと判別器の通信方法を変更することにより、キャッシュを持たない、より小規模なプロセッサに対応する方法を評価検討し、その有効性を確認した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
異常な挙動を検知するためのプロセッサ情報を精査し変更することによって、より高速で効率的、かつ、精度を下げることなく異常検知ができることを明らかにした。また、これまでの研究成果についても、コンピュータセキュリティシンポジウム、CANDAR（International Symposium on Computing and Networking）などで定期的に発表を行っている。
加えて、現在使用しているFPGAボード（zync-7000）の回路規模で、RISC-Vと判別器を共存して実装することが可能であり、論理合成にも成功している。また、より検知精度を高めるための機械学習用データの作成手法などの課題についても検討を始めており、当初の予定通り進行していると判断する。
|
| 今後の研究の推進方策 |
今後は研究計画に記載した内容に従って研究を進める予定である。本研究内容は、ドメイン固有の機能を持つRISC-Vプロセッサの開発であるが、実装環境がFPGAのみとなると、現実社会への適用に制限がある。また、チップ製造企業との連携、回路規模の縮小化等によるコスト削減、判別器の学習内容更新方法などについても引き続き検討する必要がある。より実用的にプロダクトアウトするための方法についても外部機関との連携も含めて、継続して検討を行う。
|
| 次年度使用額が生じた理由 |
新型コロナの影響により旅費が使用できない状況が続いており、今後も状況が継続する可能性が高いため、追加の機材購入や論文のオープンアクセス費などに充当する予定である
|
