|
AlGaN/GaNヘテロ接合電界効果トランジスタ（HFET）ではAlGaN/GaN界面に生じる高移動度な2次元電子ガス（2DEG）を利用することができ、高周波・高出力動作が実現可能となる。待機消費電力の削減やフェイルセーフの観点からHFETにはノーマリー・オフ動作が求められるが、ノーマリー・オフ化のためにRIE等でゲートリセスエッチングを施すと、エッチング時の加工損傷により2DEGの特性（移動度、キャリア密度）が劣化してしまう。
本研究課題ではこれまでエッチングに極低バイアス電力のICP-RIEを用いることで加工表面の変質を抑えられることを放射光光電子分光法（SR-XPS）により明らかにしてきた。またホール効果測定により極低バイアス電力でのICP-RIEが2DEG特性の劣化を抑えるために有効であり、AlGaN/GaN HFET のゲートリセスプロセスとして有用であることを明らかにしている。
GaNデバイスの高性能化には堆積絶縁膜により高品質なMOS構造を形成する必要がある。本研究では期間全体を通じたSR-XPSや電気特性の評価から、RIE 加工面上へのプラズマCVD-SiO2堆積や堆積後の熱処理により加工損傷層を酸化し界面層とすることで良好な MOS 界面特性を実現できることを明らかにしてきた。特に最終年度は絶縁膜堆積後の熱処理条件によりGaN MOSキャパシタのフラットバンド電圧が大きくシフトすることを確認しており、ノーマリー・オフ型のAlGaN/GaN MOS-HFETの実現を目指すためには成膜後熱処理プロセスを十分に最適化する必要があることを示した。
|
