| 研究課題/領域番号 |
19K20233
|
|---|
| 研究機関 | 京都大学 |
|---|
研究代表者 |
|
|---|
| 研究期間 (年度) |
2019-04-01 – 2022-03-31
|
| キーワード | MOSトランジスタ / 製造ばらつき / 温度センサ / アナログーディジタル変換回路 / ADC / フラッシュ型ADC / 順序統計 |
|---|
| 研究実績の概要 |
本研究ではMOSトランジスタの製造ばらつきを利用したアナログ回路の設計手法を提案する．そのために，アナログとディジタルの協調によるオンチップ上の自動キャリブレーション技術を提案する．2019年度は温度センサと高速フラッシュ型アナログーディジタル変換回路（ADC）の設計について検討を行った．温度センサとして参照電圧不要なセンサ方式を開発し，シミュレーションによりその動作確認を確認した．0度から100度の範囲において±1度以内の誤差で温度センシングができることを確認できた．提案した温度センサ方式について国内の研究会にて発表した．次に，フラッシュ型ADC回路について微細プロセスに実装できる方式を開発し，シミュレーションにより動作確認を行った．提案方式では，製造ばらつきを参照電圧源として利用し，消費電力の大幅な削減が可能となった．提案方式では，チップ上に大量の微細コンパレータを集積化し，その中から適切なコンパレータの組を選択する．適切なコンパレータ組を選択するために順序統計の理論を応用し，オンチップ上の評価回路にてコンパレータ組の選択を可能にしている．順序統計量の応用により素子の特性を間接的に評価可能となり，チップ上に集積化できる技術について特許を出願した．以上より，これまで問題視されていた製造ばらつきを逆に利用する方式を採用することによりアナログ回路にも微細化が可能となった．今後は実シリコンチップを試作し，温度センサとADC回路の性能評価を行う．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
製造ばらつきを利用するためには素子の特性をオンチップ上で正確に測定する必要がある．素子の特性はアナログ量であるため，その測定回路に高分解能と高精度が必要である．従って，アナログの素子特性の測定回路は大きな面積を要し，製造ばらつきを利用するメリットを上回ってしまう．そこで，本研究では順序統計の応用により素子特性をアナログドメインではなく，間接的にディジタルドメインにて評価できることを発見した．この発見の効果は大きく，温度センサとADCの両方が省面積と低消費電力で実装できることを確認できた．これらの成果は当初の計画以上のものである．
|
| 今後の研究の推進方策 |
2019年度は温度センサとフラッシュ型ADCの原理の理論検討を行い，回路設計を行った．今後はこれらの回路の設計を完成させ，65nmプロセスにてこれらの回路を集積化したチップを試作する．そのために，レイアウト作成から評価ボードの設計を行う．試作したチップが納品されてからチップの評価を行い，研究成果を論文にまとめる．また，今年度は次の2つの回路方式について新たに検討を行う．1つ目は電源回路における制御回路にばらつきを利用した方式の応用である．電源回路の制御回路は高速応答を実現するために大きな電力を消費する．負荷の回路が低電力モードで動作するときに制御回路の電力が大きなオーバヘッドとなる．そこで，高速応答と低消費電力のトレードオフを新たな方式により改善する研究を行う．もう1つは参照電圧源の開発である．低消費電力の参照電圧源を実現する方式は色々提案されているが，製造後のチューニングが必要である．本研究では，製造後のチューニングが不要な回路方式について検討を行う．
|
| 次年度使用額が生じた理由 |
次年度は前年度の研究成果を実シリコンチップにて評価するために，TSMC社の65nmプロセスにてチップの試作を行う．チップの試作にはレイアウト設計から評価ボードの設計まで一連の作業が必要で，製造費用は150万以上要するため，高額な費用が発生する．チップ評価に必要な部品やPCBボードの試作を行う．そして，研究成果を国内と国外の学会に発表するための旅費が発生する．さらに，研究をスムーズに順行する上で，必要なソフトウェアやバックアップ用のディスクなどを購入する．
|
