研究課題/領域番号 |
19K20234
|
研究機関 | 愛媛大学 |
研究代表者 |
王 森レイ 愛媛大学, 理工学研究科(工学系), 講師 (90735581)
|
研究期間 (年度) |
2019-04-01 – 2022-03-31
|
キーワード | MRLD / LUT / Field Test / Edge Device / 劣化 / RO / 信頼性 |
研究実績の概要 |
本研究では, IoTエッジデバイスとして開発されている論理再構成デバイスMRLDの運用中の劣化故障検出及び劣化状態の早期検知・報告のできる高信頼化技術を開発することを目的とする。具体的には,①MRLDの製造欠陥(接続配線間の断線)に対する高品質テスト法,②MRLDにおける劣化故障を検出するフィールドテスト技術,③MRLDにおける劣化状態の検知・報告技術,④MRLDの構造に適する論理合成ツールの開発を目指している。 今年度は,①について,MRLDのLUT(look-up table)間の接続配線における単一縮退故障の発生箇所を特定するための故障診断用テスト生成方法を提案した。②について、パワーオンセルフテストの故障検出強化のための観測ポイント挿入法と制御ポイント挿入法を統括する方法を提案した。③について、MRLDにおける配置配線を考慮した回路シミュレーションを実施することで,提案したRO回路の遅延測定精度を評価した。さらに,製造バラツキによる遅延測定誤差への影響を評価し,測定誤差を低減する方法について検討した。④について、MRLDのLUT行列接続構造に合わせたLUT mapping方法を考案した。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本年度は,研究内容①②③④について、それぞれおおむね順調に進展している.理由は以下の通りである. ①に関しては、MRLDのLUT間の接続配線における単一縮退故障の発生箇所を特定するために、LUT行列のXY双方向にテスト経路を同時に構築するテスト生成手法を考案し、テストデータ生成アルゴリズムとテストフローを提案した。シミュレーション結果により,LUT行列にある単一縮退故障に対して,提案法は100%の故障診断率を得ることができた. ②に関しては,テスト対象回路を多時間展開した場合の故障検出モデルを解析し、回路内部の論理信号線の可制御性と可観測性はテスト時間の拡張による低下することがわかった.この解析結果に基づいて、テスト対象回路の時間展開モデルに対して、論理信号線の時間的可制御性と可観測性を調和(両立)できるように、最適な観測ポイントと論理値制御ポイントを選定するアルゴリズムを提案した。 ③に関しては,MRLDデバイスのLUT行列におけるグローバル遅延とローカル遅延を測定するためのRO発振論理回路の設計と実装方法を提案した.さらに,ROの発振周波数を数えるためにRO論理と一体化したオンチップカウンタを新に設計し、その実装方法を提案した。シミュレーション実験により,提案したRO+カウンタは、接続遅延を高精度(0.1ns程度)に計測することができた。 ④に関しては、MRLDにおいて配線用リソースがないため、従来の論理合成後のゲートレベルの回路に対するテクノロジーマッピング手法がそのまま適用できないことを明確にした。MRLDにおいてより大規模な論理機能を構築するために,機能レベルのファッションに対するLUTマッピング手法を考案し、要素技術であるn入力m出力ファンクションの真理値表を自動的に計算するソフトを開発した。そのソフトは、以上の研究項目①②③を実施する際に活用されている。
|
今後の研究の推進方策 |
2021年度は、研究目的①②③④について、以下の計画の通りで進めていく。 ①LUT間の単一縮退故障に対する診断用テスト生成法を拡張して、ブリッジ故障とオープン故障の診断生成法を検討する. ②テスト対象回路の時間的可制御性と可観測性の改善に着目したテストポイント挿入手法を大規模商用回路において効果検証を行う. ③回路シミュレータ(HSPICE)を用いて,温度と製造バラツキを含めたシミュレーションを行い,提案したRO+カウンタ回路の遅延測定精度を評価する. ④MRLDにおいてより大規模な論理機能を構築するために,機能レベルのファッションに対するLUTマッピング手法を確立し、プロトタイプを実装する。
|
次年度使用額が生じた理由 |
新型コロナウイルスの影響を受け、ほとんどの国内国際会議はオンラインで実施されることになりました。予定される旅費と翌年度の助成金と合わせて学会参加費と大学院生の人件費として使用するつもりです。
|