|
VLSIはチップ内の温度や電圧により性能が変動するため，チップの発熱状況や電圧変動の監視を，電力制御や性能最適化によるシステムの高性能化・高信頼化に利活用できる．センサをフィールド上で長期間運用し続けるには，劣化現象への対策が必要不可欠であり，VLSIに生じる劣化現象を再現した評価が重要となる．また，劣化の完全な抑止は実現不可能であるため，劣化が生じた場合でもセンサの測定精度を維持する技術が必要である．
本研究では，VLSIにおける劣化影響を低減可能なデジタル温度電圧センサ技術の開発を目的とし，劣化が生じた場合でもセンサの測定精度を維持する技術について研究を行い，長期運用可能なデジタル温度電圧センサ技術の確立を目指した．
研究の目的を達成するため，これまでに，(1)65nmCMOSテクノロジを用いて耐劣化構造を有するセンサの試作チップを設計．(2)劣化シミュレーション環境を構築してROが構成によって劣化度合いが異なることを確認．(3)センサに用いる耐NBTI劣化構造ROの組み合わせを体系的に選択する手法を考案して試作チップ設計に利用．(4)開発した耐劣化構造を有するセンサの試作チップと小型卓上テスタ，恒温槽（小型環境試験器）を用いて実際に試作チップに高ストレスを与える劣化加速試験評価を実施．
2021年度は，項目(4)劣化加速試験評価を行う際，回路に生じる劣化現象の影響を回避することができなかったため，劣化が生じた場合でもセンサの測定精度を維持する手法を考案し，劣化加速試験評価の実データを用いて評価を行った．
上記の研究開発を完了させ，国内研究会やLSIテスト関係の国際会議などで成果発表を行った．また，企業と共同で本提案課題のセンサ技術の有効性を評価するなど，提案センサの実用化に向けた検討なども進めている．
|
