LSIはチップ内の温度や電圧により性能が変動するため,チップの発熱状況や電圧変動の監視をシステムの高性能化・高信頼化に利活用できる.センサをフィールド上で長期間運用し続けるには,劣化現象への対策が必要不可欠である. 本研究はVLSIにおける劣化影響を低減可能なデジタル温度電圧センサ技術の開発を目的とし,65nmCMOSテクノロジを用いて耐劣化構造を有するセンサの試作チップを設計し,実際に試作チップに高ストレスを与える長期信頼性試験による劣化評価を実施.得られた劣化データを活用して,回路の動作状況の違いに伴う劣化予測モデル更新の有効性についての評価などを行った.
|