研究課題
本研究では，故障注入攻撃や環境不可によるソフトエラーを考慮しても高信頼に処理を実現可能な暗号ハードウェアの開発を行った．具体的には，まず，世界で最も広く用いられている国際標準の共通鍵暗号 Advanced Encryption Standard (AES)に着目し，現実的なシナリオにおいて高効率に暗号化と復号を実現できるハードウェアを開発した．開発したハードウェアは数系変換などの数学的な技法とレジスタリタイミングや命令順序交換などの回路設計における技法を最適に組み合わせることで小さい回路面積で低遅延を達成した．さらに，開発したハードウェアを既存のハードウェアと同条件下で合成およびシミュレーションすることで性能評価を行った．その結果から，提案手法は従来のAES暗号ハードウェアに対し約半分のエネルギーで暗号化および復号が可能なことを確認した．また，設計したハードウェアはデータパスの冗長化や検算などの故障に対する対策を効率的に適用可能な回路構成をとっており高信頼化を比較的少ないオーバーヘッドで実現可能である．今後は高信頼性のために拡張した提案暗号ハードウェアのソフトエラー耐性評価や故障注入攻撃耐性評価を実機を用いて評価することを検討しているさらに，高信頼・高安全な耐タンパー性暗号鍵ストレージの構成法を開発した．同手法は物理複製困難関数 (PUF: Physically Unclonable Function) と呼ばれるICチップの各個体に固有の乱数を生成する回路に基づいており，ファジー抽出器 (FE: Fuzzy Extractor) と呼ばれる誤り訂正機構と，本研究で開発した乱数抽出手法を組み合わせることで安全かつ高効率な鍵ストレージを実現する．シミュレーションの結果，提案手法は従来手法と比べ小さいハードウェアコストで128ビット暗号鍵ストレージを実現できることを確認した．
すべて 2020 2019
すべて 雑誌論文 (7件) (うち査読あり 7件、 オープンアクセス 1件) 学会発表 (22件) (うち国際学会 6件、 招待講演 1件)
IEEE Transactions on Computers
巻: 69 ページ: 534～548
https://doi.org/10.1109/TC.2019.2957355
巻: 68 ページ: 1091～1104
https://doi.org/10.1109/TC.2019.2897996
Journal of Cryptographic Engineering
巻: 9 ページ: 101～113
https://doi.org/10.1007/s13389-018-0187-8
PROOFS2019
巻: - ページ: -
https://doi.org/10.29007/ws8z
Joint International Symposium on Electromagnetic Compatibility and Asia-Pacific International Symposium on Electromagnetic Compatibility (Joint IEEE EMC & APEMC 2019)
巻: - ページ: 793～796
IEEE International Symposium on Circuits and Systems (ISCAS)
IEEE 49th International Symposium on Multiple-Valued Logic (ISMVL)
巻: - ページ: 49～54
https://doi.org/10.1109/ISMVL.2019.00017
