研究課題/領域番号 |
19K23518
|
研究機関 | 九州大学 |
研究代表者 |
齋藤 渉 (羽田野渉) 九州大学, 応用力学研究所, 教授 (10741770)
|
研究期間 (年度) |
2019-08-30 – 2021-03-31
|
キーワード | パワーMOSFET / オン抵抗 / スイッチング制御 |
研究実績の概要 |
地球温暖化対策として進められている自動車の電動化において、電費向上にはバッテリーからの電力を変換する回路を構成するパワーMOSFETの低損失化は必須である。本研究の目的は加工技術によるパワーMOSFETの理論限界を下回る低損失を実現することであり、その手段として、補助チャネルと蓄積層を追加したアシストゲート(AG)構造とその制御技術の組み合わせを採用した低耐圧パワーMOSFETを提案した。 具体的な実施内容は、以下の4点である。①構造設計に加えて、②制御設計を行い、③最適パラメータを明らかにし、④AG構造の理論限界を導出する。AG構造における主な構造パラメータは、従来のパワーMOSFETの設計パラメータであるドリフト層の不純物濃度と厚さに加えて、AG構造のゲート長、酸化膜厚が加わる。そして、制御動作のパラメータは、ゲート電極の制御信号とAG電極に加える制御信号のオフセット時間に加えて、AG電極に加える印加電圧などが挙げられる。 大まかな計画としては、初年度(令和元年度)にオン抵抗を最小化させる構造パラメータを導出すると共に、最適化によるオン抵抗の低減効果を明らかにする。次年度は、スイッチング速度を最大化(スイッチング損失を最小化)させるAG電極の制御信号の制御パラメータを導出すると共に、最適化によるスイッチング損失の低減効果を明らかにし、理論限界を越えた性能を実証する。 令和元年度の実績は、計画通り、デバイスシミュレーションを用いて、オン抵抗を最小化させるパラメータの導出と最適化を実施した。従来のパワーMOSFETの設計パラメータであるドリフト層の不純物濃度と厚さに加えて、AG構造のゲート長、酸化膜厚の最適化によりオン抵抗を20%以上低減でき、理論限界を下回るオン抵抗が得られることを明らかにした。加えて、計画を前倒し、制御パラメータの導出も開始した。
|
現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
概要にて述べたとおり、計画では、初年度(令和元年度)にオン抵抗を最小化させる構造パラメータを導出すると共に、最適化によるオン抵抗の低減効果を明らかにし、次年度は、スイッチング速度を最大化(スイッチング損失を最小化)させるAG電極の制御信号の制御パラメータを導出すると共に、最適化によるスイッチング損失の低減効果を明らかにし、理論限界を越えた性能を実証する。 令和元年度の実績は、計画通り、オン抵抗を最小化させるパラメータの導出と最適化を実施し、理論限界を下回るオン抵抗が得られることを明らかにした。加えて、次年度に実施を計画していた制御パラメータの導出も開始した。具体的には、ターンオフスイッチング動作における制御パラメータとして、(1)ゲート信号とAG信号の時間オフセットと(2)ゲートとAGの外部抵抗を選ぶ、それらの最適化を開始した。令和元年度までのシミュレーション結果から、時間オフセットよりも外部抵抗の方がスイッチング損失の低減に大きく影響することが明らかになっている。
|
今後の研究の推進方策 |
当初の計画通り、スイッチング速度を最大化(スイッチング損失を最小化)させるAG電極の制御信号の制御パラメータを導出すると共に、最適化によるスイッチング損失の低減効果を明らかにし、理論限界を越えた性能を実証する。 まず、既に着手しているターンオフスイッチング動作における制御パラメータの最適化を行う。その後、ターンオンスイッチング動作における制御信号のパラメータを導出すると共に、最適化によるスイッチング損失の低減効果を明らかにする。 これらの結果を踏まえて、パワーMOSFETから発生する総損失を見積り、理論限界を越えた性能を実証する。
|