| 研究課題/領域番号 |
19K23524
|
|---|
| 研究機関 | 立命館大学 |
|---|
研究代表者 |
大倉 俊介 立命館大学, 理工学部, 准教授 (20808216)
|
|---|
| 研究期間 (年度) |
2019-08-30 – 2022-03-31
|
| キーワード | 列並列A/D変換器 / イメージセンサ / 低消費電力 |
|---|
| 研究実績の概要 |
極低消費電力CMOSイメージセンサを実現するため，スケーラブルに消費電力を低減可能な，干渉ノイズ除去回路を備えた列並列逐次比較(SAR)型A/D変換器(ADC)の開発を行っている．イメージセンサの通常動作時は消費電力を削減してイベント検知のみを行い，イベントの発生に応じて電力を消費して高速で高解像度画像を取得することで，平均的な消費電力を抑える構成を検討している．一方で，ADCは，従来，干渉ノイズ耐性を高めるためにプリアンプを用いているため，プリアンプが消費するバイアス電流が課題となっている．これを解決するために，イベント検知時にはプリアンプをオフし，さらに，ADC動作に応じて発生する干渉ノイズを除去する回路を検討し，干渉ノイズの発生自体を抑制する．これにより，スケーラブルに消費電力を低減可能なイメージセンサ用列並列ADCの実現を図る．
・2020年度は，SAR型ADCを列並列に実装したデジタル出力CMOSイメージセンサを設計し，チップ試作を完了した．現在，評価ボードを作成し，評価準備中である．今後，ADCによる画像への影響を評価する予定である．
・イベント検知時にバイアス電流をオフし消費電力を削減し，高解像度画像を取得する時にはバイアス電流をオンにしてノイズ低減と高速動作を実現する構成をシミュレーションにより確認した．シミュレーション結果では，イベント検知時の消費電力は高解像度画像取得時に対して75%低減することを確認した．今後は，バイアス回路なども低減し，更なる低消費電力化を図る．また，列並列ADC特有の，ADC間の干渉ノイズを低減する回路構成もシミュレーションにより動作確認をおこない，干渉源となる電源ドロップが43%低減することを確認した．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
計画書では2020年度に列並列ADCの評価を完了する予定であった．しかし，イメージセンサの試作環境を整えることができたため，列並列ADCだけでなく，画像出力可能なデジタル出力イメージセンサの試作に予定を変更した．このため，評価完了が３ヶ月遅れになっている．しかし，列並列ADCだけの試作では，ADCの特性による画像への影響を直接的に評価できないのに対して，列並列ADCを実装したイメージセンサの試作では，画像への影響を直接的に評価できるため，評価結果に対する考察が容易になる．したがって，研究課題全体としてはおおむね順調に進展している．
|
| 今後の研究の推進方策 |
当初2020年度の計画は試作した列並列ADCの評価と改良設計であった．しかし，イメージセンサの試作環境を整えることができたため，事業期間延長を承認頂き，列並列ADCだけでなく，画像出力可能なデジタル出力イメージセンサの試作に予定を変更した．列並列ADCだけの試作では，ADCの特性による画像への影響を直接的に評価できないのに対して，列並列ADCを実装したイメージセンサの試作では，画像への影響を直接的に評価できるため，評価結果に対する考察が容易になる．
事業延長期間である2021年度は，評価装置を立ち上げ，列並列ADCを備えたデジタル出力イメージセンサのチップの評価を行い，その後，ADCの画像への影響評価を行う．さらに，画素数，撮像速度，デジタル分解能に対する消費電力の傾向を取得し，イベント検出時に人工知能が認識する特徴量画像と人間が確認する一般的な画像の間の画素数，速度，ビット分解能といったデータ量に対する消費電力のスケーリングをまとめる．この結果得られる画像データおよびイメージセンサチップは，次の研究活動ステップにおいて，イベント検出時における消費電力と精度検出の検討に利用する．
また，研究結果を査読付き国際会議へ投稿し，さらに国内の学会でも報告を行う．
|
| 次年度使用額が生じた理由 |
当初計画は，列並列ADCを試作する予定であったが，イメージセンサの試作環境を整えることができたため，列並列ADCだけでなく，画像出力可能なデジタル出力イメージセンサの試作に予定を変更した．これに伴い，試作完了時期が遅れたため，評価期間に後ろ倒しになっており，次年度使用額が発生した．
次年度は，評価環境を構築し，試作チップの測定評価を実施する．
|
