研究課題
次世代TVと言われるスーパハイビジョンに向けて、SiS(システム・イン・シリコン)技術の有効性の確認した。DRAMとしては、128Mバイトの規模で、ASICとしてはH.264を取り上げ、圧縮処理で80%の処理を必要とする動き予測機能をハード化の基礎研究を行った。DRAMとASIC間は、10Gバイトのバンド幅を用いることにより、HDTV画像を効率よく処理可能なアーキテクチャが実現できることを実証した。スーパハイビジョンはまだ規格化されていないが、現行のハイビジョン(1920x1080)に比べて4倍の画面サイズ(3840x2160)を持ち、計算量とハードウエア量が莫大になり、現行技術の延長で圧縮技術を解決することは不可能であり、新しいアルゴリズム、アーキテクチャ、実装技術が必要とされていた。SiS技術の有効性を最大限に引き出すために、1)SiS向き低演算量HWアルゴリズム、2)高性能低電力SiSアーキテクチャ構成法に取り組んだ。SiSアーキテクチャ専用の自動設計基盤技術として、1)最適機能分割技術、2)それらをSiS上で統合するフロアプラン技術の開発を行った。1)に関してはSiSアーキテクチャではIPなど機能モジュールの粒度がより細かくなるため、IPモジュールのテクノロジーマッピング、低電カインタフェース設計、クリティカルパスの情報などから、同一電圧で駆動する最適な機能ブロックを分割生成する手法を開発した。モデル化・アルゴリズム・データ構造の改良を行うことで、300ブロック(300万ゲートに相当)規模の処理を実現するプロトタイプシステムを開発し、実際の設計データを用いた評価により有効性を実証した。
すべて 2009 2008 その他
すべて 雑誌論文 (7件) (うち査読あり 7件) 学会発表 (43件) 備考 (1件)
IEICETransaotion on Electronics Vol. E91-C, No. 4
ページ: 440-448
IEICE Tran. Fundamentals Vol. E91-A No. 4
ページ: 971-977
IEICE Trans. Fundamentals Vol. E91-A No. 4
ページ: 1015-1022
IEICE Trans. Fundamentals Vol. E91-A, No. 10
ページ: 2954-2962
IEICE Trans. Fundamentals Vol. E91-A, No10
ページ: 2945-2953
IEICE Special Section on VLSI Design and CAD Algorithms Vol. E91-A, No12
ページ: 3622-3629
IPSJ Transactions on System LSI Design Methodology Vol. 49, No. 4
ページ: 1234-1241
http://www.f.waseda.jp/goto/
