研究課題
次世代ハイビジョンTVと言われるウルトラハイビジョン(3840×2160)に向けて、SiS技術の有効性を確認した。DRAMとしては、128Mバイトの規模を想定し、ASICとしてはH.264を取り上げ、圧縮処理では80%の処理を必要とする動き予測機能をハード化の研究を行った。同時に伸張処理のハードウエア化と実装に取り組んだ。DRAMとASIC間は、10Gバイトのバンド幅を用いることにより、HDTV画像を効率よく処理可能なアーキテクチャが実現できることを実証した。(1)次世代ハイビジョン(3840×2160)のH.264デコーダを低演算量で実現するために、アルゴリズムとアーキテクチャで新しい方式を考案し、計算量とハードウェア量を大幅に削減する方法を考案した。特に、画像エンジンとDRAMとのデータ転送幅を削減するための新しい2次元キャッシュメモリアクセス方式と実装方式を開発し、従来手法に比べて、25%の電力消費で実現できることが可能となった。(2)テクノロジーマッピング、低電力インタフェース設計、クリティカルパスの情報を利用した最適機能分割手法の改良を行い、1000万ゲート規模を扱えるフロアプラン処理を実現した。フロアプラン問題に対するモデル化手法・アルゴリズムを改良し、プロトタイプ作成、実際の設計データによる評価を行い、従来比で15%の総配線長の削減に成功した。(3)ハードウェア/ソフトウェア協調設計手法、プラットフォームペース設計手法、オンチップネットワーク設計手法など、高位レベルの設計手法に適した検証手法の開発を行った。とくにSATなどのハードウェア化による検証アルゴリズムの高速化の研究を行った結果、40%の電力削減を行うことができた。
すべて 2010 2009
すべて 雑誌論文 (5件) (うち査読あり 3件) 学会発表 (54件)
IEICE Trans.Electronics Vol.E92-A, No.12
ページ: 3203-3210
IEICE Trans.Fundamentals Vol.E92-A, No.8
ページ: 1978-1985
IEICE Trans.Fundamentals Vol.E92-A, No.4
ページ: 1072-1079
IEICE Trans.Fundamentals Vol.E93-C, No.3
ページ: 253-260
IEICE Trans.Electronics Vol.E93-C, No.3
ページ: 270-278
