| 研究概要 |
本研究課題にて提案しているPHY(physical)レイヤ・MAC(media access control)レイヤ専用DSP(digital signal processor)を実現するために, 本年度は基本的なDSPのアーキテクチャの基本設計と, 要素回路の基礎検討を行った. 各種無線通信規格に対して必要となる諸条件(伝送速度・最大許容遅延時間・QoS(quality of service)など)を考慮して, 最適な動作速度, 回路規模, 消費電力で信号処理を行うことができるDSPアーキテクチャの基本設計を行った. 要素回路の基礎検討としては, 本年度は特に今後標準化が進むと思われる種々の無線通信変復調方式で利用が必須となる, 高速フーリエ変換(FFT ; fast Fourier transform)回路, 伝搬路推定・補償回路などの基本設計を行った. そのうちFFT回路については, 必要とされるFFTのポイント数や動作速度に応じて適応的に回路構成を変更可能とするようなFFT回路の基礎設計を行った. これらの要素回路の機能を含め, FPGA(field programmable gate array)に提案回路を設計・実装することにより, その動作を確認した. さらに, FPGAで評価した提案方式をLSI(large scale integration)として試作するための検討を行い, 回路規模, 動作速度, 処理遅延時間などの評価を行った.
|
