| 研究概要 |
本研究課題にて提案しているPHY(physical)レイヤ・MAC(media access control)レイヤ専用DSP(digital signal processor)を実現するために,本年度は主にASIC(application specific integrated circuit)への実装のための初期検討と,設計・試作を行った.
ASICへの実装のために,本年度は特に今後標準化が進むと思われる種々の無線通信変復調方式で利用が必須となる,高速フーリエ変換(FFT ; fast Fourier transform)回路,伝搬路推定・補償回路などの初期設計を行った.そのうちFFT回路については,必要とされるFFTのポイント数や動作速度に応じて適応的に回路構成を変更可能とするようなFFT回路の基礎検討を行った.無線通信システムの計算機シミュレーションによる誤り率特性評価の結果から,FFT回路などに必要なビット数の算出を行い,ASICに反映させる手法について検討を行った.また,ASICへの設計を行うことで,消費電力や動作速度の見積りを行った.これらの結果はASICを実測後に比較検討を行う.
さらに,ASICの評価のための評価用ボードの基礎設計を行い,試作を行った.評価用ボードには,FPGA(field programmable gate array)も搭載し,ASIC制御用信号の生成を生成できるようにした.次年度以降,このボードを用いて試作したASICの評価を行う.
|
