| 研究概要 |
本研究課題にて提案しているPHY(physical)レイヤ・MAC(media access control)レイヤ専用DSP(digital signal processor)を実現するために,本年度は主に複数の通信方式に対応の可能なASIC(application specific integrated circuit)への実装・設計・試作を行い,その評価を行った.
ASICへの実装のために,本年度は特に今後標準化が進むと思われる種々の無線通信変復調方式で利用が必須となる,高速フーリエ変換(FFT ; fast Fourier transform)回路,伝搬路推定・補償回路などの回路設計を行った.また,これらの基本回路を用いた周波数領域等化(FDE ; frequency domain equalizer)ASICの設計・試作を行った.FDE ASICとしてはチャネル推定にMMSE(minimum mean square error)規範を用いた.FFT回路として,256ポイント×2並列～64ポイント×8並列に可変な回路を搭載した.180nmシリコンCMOSプロセスを用いて試作を行った.コアサイズ約5mm角でFDE回路を実装できることを示した.
また,これまでに試作したASIC評価用ボードを用いて,試作ASICの実測特性評価を行った.その結果,FDEを用いない場合には,ほとんど通信できない状態であるが,FDE回路を用いることで,複数の通信方式に対して,大幅な特性改善効果が見られることを実証した.
|
