| 研究概要 |
本研究では、与えられた応用に対して、与えられた設計制約のもとで、マルチプロセッサSoCの構成方法を最適化する手法を明らかにすることを目的としている。マルチプロセッサSoCの構成最適化を行うためには、その性能を短時間で正しく見積もりできることが重要である。短時間で性能を見積もる方法として、これまで,単一のコンフィギュラブル・プロセッサでプロファイリングを行った結果を利用してマルチプロセッサでの実行性能を短時間で見積る手法や,最適なアーキテクチャを探索する手法を検討してきた
マルチプロセッサ・システムの低消費電力量化に関して,動作時に動作電圧と動作周波数を変更できるDynamic Voltage and Frequency Scaling (DVFS)技術が有効である.H22年度では,DVFS技術をマルチプロセッサに用いる場合に,消費電力量を最小化するプロセスのプロセッサへの割り当てとそのプロセスを処理するプロセッサの電圧と周波数を決定する手法を提案した
提案した手法では,プロセッサがプロセスを処理する消費電力量とプロセス間のデータ通信に必要な消費電力量をマルチプロセッサ・システムの消費電力量として,シミュレーティッド・アニーリング法を用いて最適化している
また提案手法を計算機上に実装し,100種類の例題DFGに対して適用した結果,89個の例題で最適解と同じ解を得,提案手法の有効性を確認した
|
