| 研究概要 |
マイクロプロセッサの性能向上や消費電力削減には,これまで多くの努力が払われてきた.しかし,それらに寄与していた半導体技術の進展が,近年,非常に大きな課題を提示している.それは信頼性である.微細化することでトランジスタが脆弱になり,マイクロプロセッサの信頼性を大きく劣化させている.本研究の目的は,マイクロプロセッサの信頼性を回復するために,ソフトエラー・ばらつき・経年劣化を考慮できるディペンダブルなマイクロプロセッサを検討することである.
本研究では,ばらつきや経年劣化に起因するタイミングエラーの対策となるカナリア・フリップフロップ(FF)を検討してきた.本年度はカナリアFFの配置場所を決定するアルゴリズムを考案した.カナリアFFの数はチップ面積や消費電力に影響するため,それを少なくすることが重要である.面積オーバヘッドを約2%に抑えることができた.また,従来はシングルコアプロセッサ環境で評価していたが,マルチコアプロセッサ環境でカナリアFFの有用性を評価できた.タイミングエラー対策をしつつ,約20%の消費エネルギー削減効果を見込むことができる.以上は国際会議で成果を発表している.
22年度の計画ではコア構成を可変にすることが大きな課題であった.マルチコアプロセッサ環境で,個々のコア構成を変えた場合の影響や,コア内部の構成を変えることによる性能改善見込みについて評価した.実行されるプログラムの特性によっては,小さなコアを多数用意するのでは不十分で,大きなコアが必要である.また,コアの規模を縮小し動作周波数を向上する方式を提案できた.以上については,国内シンポジウムで成果発表を行った.
|
