|
本研究は、SiOナノ粉末の蒸着によるシリコン酸化膜作製プロセスの低温化、MOSキャパシタの評価法の確立による低温プロセスを要するフレキシブル基板上での高性能MOSFET実現の可能性の検証を次の2項目により行う。
(1)SiOナノ粉末の蒸着によるシリコン酸化膜作製プロセスの低温化:
酸化膜作製プロセスは、SiO粉末のナノ粉末の真空蒸着、UV酸化から構成されるが、RCA洗浄後のシリコン表面処理、蒸着時の基板温度、UV酸化法(照射光強度、波長)を最適化し、高絶縁性および低い界面準位密度の酸化膜を200℃以下で作製する。また、真空蒸着後に装置内でのUV酸化を行えるように既存の装置を改造する。
(2)MOSキャパシタの評価法の確立:
MOSキャパシタのC-t測定による界面およびシリコン内でのキャリア生成速度の評価法を確立する。高周波C-Vとquasi-static C-Vの比較が界面準位密度を測定するには最も正確ではあるが、quasi- static C-V測定には高い絶縁性が要求されるため、低温で作製した酸化膜には必ずしも適さない。
|
