|
SiとIII-V-N混晶の無転位一体化技術を基にしたモノリシック光・電子集積回路(OEIC)を実現するために、2成長室型分子線エピタキシャル成長(MBE)装置によるSi成長層の高品質化・低キャリア濃度化、およびIII-V-N混晶の高品質化成長技術について検討を行った。
Si成長層中のP濃度を二次イオン質量分析測定(SIMS)により評価した。PはSi成長層中に均一に混入しており、偏析現象は確認されなかった。そこで、Pの混入起源がSi成長室中の残留PとIII-V-N混晶成長時に基板ホルダに堆積したPであると考え、Si成長室の十分なベーキングと、Si層成長前に窒素雰囲気中での基板ホルダ交換を施した。その結果、Si成長層のキャリア濃度を3×10^<17>cm^<-3>から3×10^<16>cm^<-3>まで低減化することができた。また、Si基板上GaPのピットフリー化を行うことで、Si/III-V-N/Si構造の低欠陥化が図れた。これらの結果より、OEICの要素デバイスであるSi-MOSトランジスタの閾値の低減・高性能化が期待される。
III-V-N混晶の高品質化のため、有機金属気相成長法(OMVPE)によるGaPNの作製を試みた。TBP供給量を高くすることで、C(炭素)およびH(水素)混入量が減少し、光励起発光(PL)強度が向上することがわかった。バンド端近傍のPL強度は、MBEで作製したGaPNに比べてほぼ同等であったが、深い準位からのPL強度が10分の1以下に抑制された。加えて、導電性制御およびGaPNによるLED形成にも成功した。これにより、OMVPEによるSi基板上光デバイス層形成の可能性を示した。一方で、MBEにおける高品質化技術として、直接遷移型GaAsN/GaPN歪量子井戸の形成に成功し、室温において約900nmからのPLを得ることができた。これにより、直接遷移型材料を用いた高効率な光デバイス層が形成できると期待される。
|
