| 研究概要 |
昨年度実現したSi層の低キャリア濃度化成長技術を用いて、Si/III-V-N/Si構造を形成し、実際にMOSトランジスタなどを形成した。その結果、閾値電圧が約1V低減した。これにより、Si成長層への回路形成の見通しを得た。加えて、Si基板上のGaP層の成長技術をあらためて見直し、原料供給シーケンスの改善と熱処理技術を導入した。その結果、商用GaP基板と同様の1×10^5cm^<-2>程度の低欠陥密度のGaP/Si基板が得られ、高品質化の飛躍的向上を実現した。
一方、直接遷移型III-V-N混晶(GaAsN,GaAsPN)を用いた量子構造による発光効率の向上をはかり、Mgドーピングによる発光特性の向上を確認した。さらに、有機金属気相成長法(OMVPE)法によるNのデルタドーピングにより、GaPNとGaPの多重構造を作製し、発光特性を得ることができた。また、InGaAsN量子ドットを形成することに成功し、発光デバイスの高効率化に向けた知見を得た。
III-V-N混晶を用いた微細LEDのプロセス開発を進めるにあたり、光取り出し効率を向上させるためのITO透明電極の利用を図った。n-GaPとITOを直接接合すると、界面にGaPの酸化膜が生成され、電気的接触が得られないことがわかった。そこで、n-GaPとITOの間に、5nmのAuGe極薄膜を挿入することで、n-GaPとITOの電気的接触抵抗を実現する新たなプロセスを開発した。また、裏面Si基板の等方性エッチングを用いた裏面光取り出し構造を作製することにも成功した。一方で、基本機能を有する光出力可能なモノリシックOEICとして、出力用にLEDを備えた1bitカウンタをSi/III-V-N/Si構造に作製し、カウンタ出力に応じた光出力を得ることに成功した。これらにより、次世代に向けた超並列知能チップへの大きな進展を示すことができた。
|
