研究課題
本研究では、チップ製造後にトランジスタレベルでプログラム可能なFPAAを開発することを目的としている。提案するFPAAの新規技術は、(1)MOSトランジスタの並列化によるW調整機構(離散プログラマブル機構)、(2)MOSトランジスタの基板電位の調整による調整機構(連続プログラマブル機構)(3)差動ペアを基本構成要素とするアーキテクチャにある。平成20年度では、汎用的なFPAAアーキテクチャについて、提案するFPAAの基本コンポーネントとなるPDTB(Programmable Differential-pair Transistor Block)とCAB(Configurable Analog Block)のプログラマブル特性の検証とFPAAアーキテクチャ設計、FPAAのレイアウト設計の検討を実施し、平成21年度では、FPAAアーキテクチャ上で逐次比較型A/Dコンバータを実現しアナログ回路がFPAA上で実現し、差動回路やカレントミラー回路など、回路特性上で重要な部分回路はPDTBヘマッピングに関して90nm/1.2VプロセスでのTEG試作及び評価に基づき検討を進めた。
すべて 2010 2009
すべて 雑誌論文 (4件) (うち査読あり 4件) 学会発表 (3件)
Proc.of IEEE/ACM ASP-DAC, 2010.
ページ: 843-848
Proc.of IEEE/ACM ASP-DAC, 2010
ページ: 305-311
Proc.of ACM GLSVLSI'09
ページ: 209-214
ISPJ Transaction on System LSI Design Methodology Vol.2
ページ: 222-238
