| 研究概要 |
システムLSIにおいてハードウエア部が直接メモリアクセスする場合が多く、その高速化が極めて重要である。ハードウエアからのアクセスの場合、データアクセス方法に沿ってより小規模なメモリ構造を考える。本研究では、この点に注目し、ハードウエアにおけるメモリアクセス方法に即した3種類のアーキテクチャ自動最適化手法(単変数に対するレジスタ化、オンチップへのデータ格納のパイプライン化、ループ構造を持つメモリアクセスに対するオンチップ配列化手法を提案し、これらを統合したメモリアクセスアーキテクチャを大語彙連続音声認識回路に適用し、その有効性を確認した。
音声認識におけるビタビ探索回路にレジスタ化を施すことにより処理速度は約13.36%向上し、回路規模は微増にとどまった。同じビタビ探索回路にデータ格納のパイプライン化により処理速度は約10.85%向上した。バイグラム探索回路にオンチップ配列化を適用した結果,処理速度は約34.23%向上した.これら3つの手法を統合した手法をビタビ探索回路に適用した結果,処理速度は約14.63%向上した.
来年度はパイプライン化、オンチップ配列化についてプログラムを実装し、実験評価し、レジスタ化を含めた統合メモリアクセスアーキテクチャ自動生成技術を開発する。
|
