| 研究課題/領域番号 |
20500058
|
|---|
| 研究機関 | 関西学院大学 |
|---|
研究代表者 |
石浦 菜岐佐 関西学院大学, 理工学部, 教授 (60193265)
|
|---|
| 研究分担者 |
神原 弘之 (財)京都高度技術研究所, 研究開発部, 主任研究員 (80373497)
冨山 宏之 立命館大学, 理工学部, 教授 (80362292)
|
|---|
| キーワード | 高位合成 / 動作合成 / HW/SW協調設計 / 組み込みシステム / マルチコア |
|---|
| 研究概要 |
ANSI-Cプログラムを入力とし、それを実行する汎用プロセッサと等価な専用ハードウェアを自動合成する技術に関する研究を行なった。今年度の主な成果は次の通りである。
1. アセンブリ言語を中間表現とする高位合成システムの実装を進め、MIPS用GCCが生成するアセンブリプログラムからハードウェアの合成を行い、最終的にVerilog-HDLを生成するシステムを実装した。合成したハードウェアをMIPSと結合したものが正しく動作することを論理シミュレーションにより確認できた。
2. 実行サイクル数が変動する演算器を含む回路を効率よく動作させる手法としてこれまでに考案した可変スケジューリングに関し、2つの近似計算手法を開発した。さらに、FPGAをターゲットとした合成まで行う処理系を作成することにより、近似手法が回路規模やレジスタ間遅延の抑制に有効であることを確認できた。
3. プロセッサと密結合し、プロセッサからハードウェアをほとんどオーバヘッドなしに起動する方式について検討を進めた。昨年度は単一のハードウェアのみ接続可能であったのに対し、複数のハードウェアを接続可能となるよう方式の改良を行った。
4. 論理合成におけるバインディングにおいて、スケジューリングの資源制約よりも多くの演算資源を使用することによってマルチプレクサの生成を抑制し、全体としてのハードウェア量を削減する手法を開発した。この手法を実装し、回路をFPGAに合成して評価を行った結果、従来手法よりも回路規模と遅延が削減できることが確認できた。
|
