|
今年度は、FPGA評価ボードを使ってハードウエア設計記述言語(HDL)による論理回路設計教育を本格的に立ち上げた。実際に工業高専の教育の各段階において、つぎのようにHDL論理回路設計の実習実験を実施した。
(1)本科電子工学実験III:電子工学科4年生48名を3班に分け、導入したFPGA評価ボード16台を使って4時間/週×2週で半期に渡って実施した。実習内容は、基本的な組み合わせ論理回路に対してVerilog-HDL記述、モジュール階層記述、テストベンチ記述を行なうもので、最終的に全員が所期の論理動作を得た。
(2)電気電子特別実験:専攻科1年の選択者2名に対して、5時間/週×6週の時間で「ハードウエア記述言語による論理回路設計」の実習実験を行なった。専攻科生に対しては、実際的な順序回路設計に向けて分周回路、10秒カウンタ、デコーダからなる100秒カウンタを作成した。
(3)本科卒業研究:先進的な設計技術としてFPGA内のエンベデッドプロセッサを使った信号処理への利用に取り組み、卒業論文「サウンド処理システムとハードウエア実現方法」として纏めることが出来た。
またHDL論理回路設計の信号処理への本格的な適用のために信号処理アルゴリズムの評価検証が重要であることが分かり、次年度に向けて科学技術計算言語MATLABおよびDSP評価ボードを購入した。
|
