部分計算によるFPGAを用いた計算高速化理論の確立

2011 年度 研究成果報告書

• 研究課題/領域番号: 20700030
• 研究種目: 若手研究(B)
• 配分区分: 補助金
• 研究分野: ソフトウエア
• 研究機関: 広島大学
• 研究代表者: 伊藤 靖朗 広島大学, 大学院・工学研究院, 助教 (40397964)
• 研究期間 (年度): 2008 – 2011
• キーワード: FPGA / ハード・ソフト協調設計

研究概要

本研究では、部分計算によるFPGAを用いた計算高速化理論の確立を目指す.部分計算とは,問題のパラメータの一部を固定することで問題を解く時間を大幅に短縮する手法のことである。この部分計算の性質を満たす問題に対して書き換え可能なLSIであるFPGA(FieldProgrammable Gate Array)を用い,高速計算化を様々な問題、画像の2値処理、2値画像のラベリング処理、コラッツ予想の検証、RSA暗号計算に対して高速化を実現した。

研究成果

• [雑誌論文] The Parallel FDFM Processor Core Approachfor CRT-based RSA Decryption (2012)
  • 著者名/発表者名: Yasuaki Ito, Koji Nakano and Song Bo
  • 雑誌名: International Journal of Networking and Computing 巻: Vol.2, No.1 ページ: 79-96
  • URL: http://www.ijnc.org/index.php/ijnc/article/view/35
  • 査読あり
• [雑誌論文] An RSA Encryption Hardware Algorithm using a Single DSPBlock and a Single Block RAM on the FPGA (2011)
  • 著者名/発表者名: Song Bo, Kensuke Kawakami, Koji Nakanoand Yasuaki Ito
  • 雑誌名: International Journal of Networking and Computing 巻: Vol.1, No.2 ページ: 277-289
  • URL: http://www.ijnc.org/index.php/ijnc/article/view/29
  • 査読あり
• [雑誌論文] Efficient Exhaustive Verification of the Collatz Conjecture using DSP blocks of XilinxFPGAs (2011)
  • 著者名/発表者名: Yasuaki Ito, Koji Nakano
  • 雑誌名: International Journal ofNet working and Computing 巻: Vol.1, No.1 ページ: 49-62
  • URL: http://www.ijnc.org/index.php/ijnc/article/view/13
  • 査読あり
• [雑誌論文] Low-Latency Connected Component Labeling Using an FPGA (2010)
  • 著者名/発表者名: Yasuaki Ito, Koji Nakano
  • 雑誌名: International Journal on Foundations of Computer Science 巻: Vol.21, No.3 ページ: 405-426
  • URL: http://dx.doi.org/10.1142/S0129054110007337
  • 査読あり
• [雑誌論文] A New FM Screening Method to Generate Cluster-Dot Binary Images Using the Local Exhaustive Search with FPGA Acceleration (2008)
  • 著者名/発表者名: Yasuaki Ito, Koji Nakano
  • 雑誌名: International Journal on Foundations of Computer Science 巻: Vol.19, No.6 ページ: 1373-1386
  • URL: http://dx.doi.org/10.1142/S0129054108006339
  • 査読あり
• [学会発表] CRT-based Decryption using DSP blocks on the Xilinx Virtex-6 FPGA (2011)
  • 著者名/発表者名: Bo Song, Yasuaki Ito, and Koji Nakano
  • 学会等名: Proc. of Workshop on Advances in Parallel and Distributed Computational Modelsand Distributed Computational Models
  • 発表場所: U. S. A
  • 年月日: 2011-05-16
• [学会発表] An RSA EncryptionHardware Algorithm Using a Single DSPBlock and a Single Block RAM on the FPGA (2010)
  • 著者名/発表者名: Bo Song, Kensuke Kawakami, Koji Nakano, and Yasuaki Ito
  • 学会等名: Proc. of International Conference on Networking and Computing
  • 発表場所: Hiroshima
  • 年月日: 2010-11-18
• [学会発表] Efficient Exhaustive Verification of the CollatzConjecture using DSP48E blocks of XilinxVirtex-5 FPGAs (2010)
  • 著者名/発表者名: Yasuaki Ito, Koji Nakano
  • 学会等名: Proc. of Workshop onAdvances in Parallel and DistributedComputational Models(CD-ROM ofInternational Parallel and Distri buted Processing Symposium)
  • 発表場所: Atlanta, U. S. A
  • 年月日: 2010-04-19
• [学会発表] AHardware-Software Cooperative Approach for the Exhaustive Verification of the Collatz Conjecture (2009)
  • 著者名/発表者名: Yasuaki Ito and Koji Nakano
  • 学会等名: Proc. ofInternational Symposium on Parallel and Distributed Processing with Applications
  • 発表場所: Chengdu, China
  • 年月日: 2009-08-10
• [学会発表] OptimizedComponent Labeling Algorithm for using in Medium Sized FPGAs, in Proc. Of International Conference on Parallel and Distributed Computing (2008)
  • 著者名/発表者名: Yasuaki Ito, Koji Nakano
  • 学会等名: Applications and Technologies
  • 発表場所: Dunedin, New Zealand
  • 年月日: 2008-12-03
• [学会発表] ComponentLabeling for k-Concave Binary Images Usingan FPGA (2008)
  • 著者名/発表者名: Yasuaki Ito, Koji Nakano
  • 学会等名: Proc. of Workshop on Advances inParallel and Distributed ComputationalModels(CD-ROM of International Paralleland Distributed Processing Symposium)
  • 発表場所: Miami, U. S. A
  • 年月日: 2008-04-14