研究課題
本研究では、性能・低電力消費を両立するメモリシステムアーキテクチャを提案し、シミュレーションによる評価、およびFPGAを利用したハードウェア実装による実アプリケーション上での評価を行う。当該年度は主に、全体計画のうちの(4)各種演算モジュールと圧縮回路のVHDLによる回路設計および検証/評価、(5)各演算モジュール、圧縮回路のメモリコントローラへの組込みおよび論理合成・配置・配線設計、(6)プログラムインタフェース(API)の作成、および(7)評価用プリント基板による評価システムの構築を行った。対象とする演算モジュールと圧縮回路に関して、初年度に予備評価から選定したものについてのみ実際に回路を設計したが、それらの回路記述を更に洗練させ、動作速度と回路規模の最適化を行った。また、各モジュール/圧縮回路をメモリコントローラに組込み、FPGAをターゲットとして配置・配線を行うことにより、メモリコントローラ全体の動作速度、電力およびハードウェア量の評価を行った。続いて、メモリコントローラの再構成・制御を可能とするプログラムインタフェース(APDを作成し、アプリケーションプログラムからの制御方法を検討し、いくつかの方法を実際に試みた。さらに、最終年度に実際のハードウェア上で実アプリケーションを用いた評価を行うが、このためにメモリコントローラ用のFPGAを搭載する評価用プリント基板を設計・製作した。
すべて 2010 2009
すべて 雑誌論文 (1件) (うち査読あり 1件) 学会発表 (7件)
情報処理学会論文誌コンピューティングシステム 2巻,4号
ページ: 1-14
