|
平成20年度は以下の3つの成果を上げた。
1. 不安定な電力供給源でも安定して動作する高信頼コンピュータアーキテクチャの研究
SRAMの電源電圧や書き込み電圧とスタティックノイズマージン(SNM)の関係をシミュレーションにより明らかにした。また、SRAMセルの電源電圧とソフトエラー耐性との関係についても研究した。SNMと消費電力の関係に関する研究成果は情報処理学会の英文論文誌に投稿し採択が決定している。
2. 性能と消費電力を広い範囲で変更することのできるスケーラブルアーキテクチャの研究
東京大学VDECの最先端プロセステクノロジを用いてスケーラブルアーキテクチャの一部の機能を搭載したチップを試作した。評価ボードを用いた動作検証により試作したチップの正常動作を確認した。また消費電力を1/3倍まで動的にスケールできることを試作チップで確認した。消費電力の動的スケーリング(変更)は約1μ秒で行うことができ、既存手法に比べて2桁の高速化を実現した。この機能によりプロセッサの演算負荷に応じて柔軟に消費電力を変更することができ、結果的に平均消費電力の削減が可能となる。また、アプリケーションに応じてメモリ参照の局所性を効率よく利用し省電力化するキャッシュアーキテクチャを開発し、国際会議で発表した。本手法の拡張技術は情報処理学会の英文論文誌に投稿し採択が決定している。
3. 決められたエネルギーを計画的に使用するための電力見積もり技術と電力管理技術の研究
申請者が過去に構築したエネルギー見積もり技術を携帯無線端末向けに拡張した。具体的には携帯無線端末の消費エネルギー特性を、ソフトウェアから観測できる少数のパラメータを用いてモデル化し、携帯端末の使用時に端末の消費電力を精度よく解析する仕組みを開発した。本成果は国内の研究会で発表した。
|
