安全性と製造検査容易性の両立したLSI設計方法の研究法の研究

2010 年度 研究成果報告書

• 研究課題/領域番号: 20700050
• 研究種目: 若手研究(B)
• 配分区分: 補助金
• 研究分野: 計算機システム・ネットワーク
• 研究機関: 九州大学
• 研究代表者: 吉村 正義 九州大学, 大学院・システム情報科学研究院, 助教 (90452820)
• 研究期間 (年度): 2008 – 2010
• キーワード: VLSI設計技術 / 設計自動化

研究概要

LSI(大規模集積回路)の信頼性の項目である安全性と製造検査容易性は両立が困難である。まず安全性を阻害する要因を明確にした。次に,安全性を阻害しない範囲で製造検査容易性を向上する技術を開発した。この2つの技術に基づいて、LSIの安全性と製造検査容易性を両立させる設計手法を構築した。秘密情報が含まれる3種類の標準的な暗号回路に対して、この設計手法を適用し、効果を確認した。

研究成果

• [学会発表] A Comprehen sive Functional Time Expansion M odel Generation Method for Datap aths Using Controllers (2010)
  • 著者名/発表者名: Toshinori Hosokawa
  • 学会等名: 11th Worksh op on RTL and High Level Testing
  • 発表場所: Shanghai, China.
  • 年月日: 2010-12-06
• [学会発表] An estimati on of encryption LSI testability ag ainst scan-based attack (2010)
  • 著者名/発表者名: Masayoshi Yoshimura
  • 学会等名: An estima tion of encryption LSI testability a gainst scan-based attack
  • 発表場所: Tokyo, Japan.
  • 年月日: 2010-10-28
• [学会発表] RSA暗号回路の安全なテスト容易化設計 (2009)
  • 著者名/発表者名: 早川鉄平
  • 学会等名: デザインガイア2009
  • 発表場所: 高知市文化プラザ
  • 年月日: 2009-12-04
• [学会発表] スキャンベース攻撃とその防御法に対する定量的なセキュリティ評価 (2009)
  • 著者名/発表者名: 伊藤侑磨
  • 学会等名: デザインガイア2009
  • 発表場所: 高知市文化プラザ
  • 年月日: 2009-12-03
• [学会発表] Design For Testability Methods against Scan based Attacks (2008)
  • 著者名/発表者名: Masayoshi YOSHIMURA
  • 学会等名: Joint Seminar on Advanced LSI Test Technology
  • 発表場所: Fukuoka, Japan.
  • 年月日: 2008-12-01
• [学会発表] A Test Generation Method for Datapath Circuits Using Functional Time Expansion Models (2008)
  • 著者名/発表者名: Kazuya Sugiki
  • 学会等名: 9th Workshop on RTL and High Level Testing
  • 発表場所: Sapporo, Japan.
  • 年月日: 2008-11-28
• [学会発表] 暗号LSIにおけるテスタビリティとセキュリティに関する一考察 (2008)
  • 著者名/発表者名: 伊藤侑磨
  • 学会等名: 第59回FTC研究会
  • 発表場所: 石川県羽咋市
  • 年月日: 2008-07-19
• [学会発表] 機能的時間展開モデルを用いたデータパスのテスト生成法 (2008)
  • 著者名/発表者名: 杉木一也
  • 発表場所: 石川県羽咋市
  • 年月日: 2008-07-19
• [備考] ホームページ等