| 研究概要 |
当該研究では,半導体核スピン量子計算機を基に汎用性の高い量子計算アルゴリズムを提案,改良及び検証し,その実証のための量子計算エミュレータ(量子計算専用計算機)のハードウェア実現を行うことが目的である。汎用性の高いアルゴリズムとして,申請者が関係した研究において提案された脳模倣型量子計算アルゴリズムに量子状態の崩れを積極的に用いたアルゴリズムを利用し,半導体核スピン量子計算機にて実行可能な,学習機能を付加したアルゴリズムを提案する。また,そのエミュレータを実現することでアルゴリズムの検証及び改良を行う。
まず,初年度設備費で購入した数値計算用高性能パソコンによる数値シミュレーションによって,仮想小規模量子計算機におけるデコヒーレンスの効果を利用した学習機能を有する脳模倣型量子計算アルゴリズムの実用性の検証を行った。その際,性能評価のひとつの指針として自己連想記憶に着目し,評価検討を行った。その結果,小規模ながらも記憶パターン数の増加と自己連想の正確性向上という,脳模倣型量子計算アルゴリズム特有の効果が得られた。これは従来の脳模倣型計算機と異なる結果となっており,今後その詳細を検証する必要がある。
次に,大規模化に向けた数値シミュレーションによる見積もり検討結果をもとに,量子計算エミュレータの大規模集積化実現を目指し,その一要素である情報入替制御機能付き確率振幅記憶回路を設計し,チップ化した。具体的には,VLSI Design and Education Center (VDEC)を利用したチップ製作に向けて,VDECより無償提供される回路設計専用ツールを駆使し,対象回路の設計を行い,2.5mm各チップとして試作(消耗品費として試作)を行った。その結果,対象回路の正常動作を確認した。これにより,エミュレータの一部の構成が完了し,今後はその拡張と全体的な制御回路の構成を行って統合することで,エミュレータの実現が可能となる。
|
