| 研究概要 |
当該研究では,半導体核スピン量子計をに汎用性の高い量子計算アルゴリズムを提案,改良及び検証し,その実証のための量子計算エミュレータ(量子計算専用計算機)のハードウェア実現を行うことが目的である。汎用性の高いアルゴリズムとして,申請者が関係した研究において提案された脳模倣型量子計算アルゴリズムに量子状態の崩れを積極的に用いたアルゴリズムを利用し,半導体核スピン量子計算機にて実行可能な,学習機能を付加したアルゴリズムを提案する。また,そのエミュレータを実現することでアルゴリズムの検証及び改良を行う。
まず,数値計算用高性能パソコンによる数値シミュレーションによって,提案するアルゴリズムの実用性の検証のため,未整列データベースの量子探索アルゴリズムを提案するアルゴリズムに変換したものを対象に検証を行った。その結果,特にデコヒーレンスの効果が有効に働き,断熱定理の制約を打破することによって解の取得性能向上が認められた。次に,大規模化に向けた数値シミュレーションによる見積もり検討結果をもとに,量子計算エミュレータの大規模集積化実現を目指し,その一要素である改良(面積縮小)型情報入替制御機能付き確率振幅記憶回路を設計(VLSI Design and Education Centerより無償提供される回路設計専用ツールを駆使)し,2.5mm角チップとして試作(消耗品費としてVDECへ試作依頼)を行った。その結果,将来的には同サイズに対し8量子ビット分のエミュレータの実現可能性を示すことが出来た。さらに,GPGPUの高速演算性能を生かし小規模量子ビットにおける提案するアルゴリズムの動作検証を試みることで,既存の計算機を利用した大規模量子ビットネットワークにおける同アルゴリズムの検証可能性を調査し,その限界を確認した。
|
