|
平成21年度中には、「1.これまでの位相測定結果を参照することで、プラズマ中で予想される位相のずれを定量的に見積もること」、「2.回路シミュレータを用いた数値計算」「3.目的とする仕様を実現させるための具体的設計」の3点を試みた。
上記1. に関しては、従来のデータを参照する際、測定した位相差が相対値であるため、絶対値として評価しなおすことを試みた。その結果、室内でLC回路を用いて試験を行った場合と、プラズマ中で試験した場合とで、掃引開始周波数における位相差が異なっており、その違いがどのようにして生じるか、回路の再検討が必要であることが明らかになった。
2. に関しては、回路シミュレータを用いた数値計算結果と、プラズマ中で実測した波形を比較し、プラズマ中に浸したプローブの等価回路を見積もることを目指した。ここでは、理想的なLC回路中に、およそ3つの抵抗を仮定し、その抵抗値の変化によって、位相差がどのように変化するかを調査した。これによると、抵抗値が増加する(すなわち、プラズマ-中性粒子間の衝突周波数が増加する)ことで、位相差は最大で10度程度増加することが明らかとなった。仮定した3つの抵抗値のうち、最も位相差に影響する抵抗値がほぼ特定できたため、実際のプラズマ中で実現され得る値と比較・検討する必要がある。
3. については、当初の計画で挙げられた「時間分解能200ms程度、測定精度±10%以内(電子密度10^3/cm^3以上において)」を実現させるための周波数掃引範囲を決定した。本研究においては、周波数500kHz～2990kHzを212msで掃引することとし、22年度に実施予定であるプラズマチェンバー内での試験に向けて準備を進めている。
|
