研究課題
本年度はこれまでの研究成果から集積化に見通しが得られている、ストカスティック論理演算回路の基本構成演算ブロックを用いたストカスティックニューロ回路の集積化設計を行った。昨年度、ニューロ演算の膜電位に応じた出力を得るための活性化関数回路を実現するディジタル比較器において、回路面積が増大し、既存の回路レイアウトでは5mm角のチップ上に集積化することが困難であることが判明しており、ワード長を8ビットから4ビットに縮小したディジタル比較器の設計を行った。タイミング制御を含めた回路の設計を実施し、数値解析により正常な動作を確認した。このディジタル比較器は、ニオブ集積回路のチップワァンダリを利用した試作を行ったが、実測では正常な回路動作が得られず、その原因として集積化チップのパラメータ不安定性に伴う、回路動作マージンの低下やタイミング設計エラーなどによるものであると推測している。また、このディジタル比較器を含めたストカスティックニューロ回路の設計と試作を同時に進めたが、ディジタル比較器の動作検証が得られておらず、ニューロ回路の検証を行うことは未達となった。集積プロセスの信頼性の向上と、回路の動作マージンの拡張が回路動作を得るためには必須であると考えられる。一方、本年度は超伝導ニューロン回路による最適値問題解法への応用を提案し、応用面での新たな知見を得ている。応用分野への展開と、ジョセフソン接合の高臨界電流密度化による高性能な集積化プロセスを用いた回路の高集積・高信頼化により、ストカスティックニューロ回路の有効性が見込まれており、本研究によりその実現への見通しを得ることができた。
すべて 2011 2010
すべて 雑誌論文 (3件) (うち査読あり 3件) 学会発表 (4件)
IEEE Transactions on Applied Superconductivity
巻: Vol.21(印刷中)
IEICE Transactions on Electronics
巻: VOL.E94-C ページ: 280-287
