研究課題
基盤研究(B)
研究の目的は、絶縁体と半導体界面の機能向上と漏れ電流低減によりIT機器の消費電力の劇的な低減を材料レベルから実現することである。このために、半導体素子に用いられる高誘電体材料の開発を行った。対象材料はフッ化物ゲート絶縁膜材料であり、本材料が半導体に対してバンドギャップと高誘電率の両立を実現できる材料であることを示し、半導体との直接接合形成を実現した。本材料は、高い絶縁性が実現できるで、省電力高機能半導体素子の化への応用が期待できる。
薄膜電子材料
従来材料とは異なる酸素を含まないフッ化物高誘電体材料を実用化が期待されている次世代半導体材料上に形成し、高誘電体材料の機能検証とその改善のための接合界面の改善を実施した。これにより、フッ化物が高誘電体として機能することを明らかにし、原子層の界面改善層を導入することで機能改善の可能性を見出した。まだ、期待された高誘電率の達成には至っていないが、将来のIT機器の消費電力の劇的な低減が期待できる材料である。
