| 研究課題/領域番号 |
20H04176
|
|---|
| 研究機関 | 大阪大学 |
|---|
研究代表者 |
長谷川 亨 大阪大学, 情報科学研究科, 教授 (70576264)
|
|---|
| 研究分担者 |
小泉 佑揮 大阪大学, 情報科学研究科, 准教授 (50552072)
河辺 義信 愛知工業大学, 情報科学部, 教授 (80396184)
|
|---|
| 研究期間 (年度) |
2020-04-01 – 2023-03-31
|
| キーワード | ルータ / パケットフォワーディング / キャッシュ |
|---|
| 研究実績の概要 |
（１）プログラマブルスイッチと汎用計算機を組み合わせて、Dataパケットを10Tbpsで転送可能なCCNルータを設計した。10Tbpsの実現には、汎用計算機の接続に伴うスイッチポートの帯域消費、ならびに、約10億の名前プレフィクスから成るForwarding Information Baseの収容が課題となる。これに対して、サイズの大きいDataパケットは計算機を介さずスイッチASICのみで処理することでポートの帯域消費を削減し、FIBへアクセスするInterestパケットは計算機上で処理することで計算機の備える大容量のDRAMを用いてFIBを収容する。最新のスイッチと計算機ハードウェアを仮定した解析により、提案した構成で10Tbpsのフォワーディング速度を実現できることを示すととともに、P4ペースのTofinoスイッチを用いたプロトタイプ実装により、検証した。研究成果は、国際会議ACM ICNならびに電子情報通信学会IN研究会で発表した。
（２）10 Tbps のフォワーディングを実現するCCNルータの試験を実施することを目的として、CCNトラフィックジェネレータccnGenを開発した。開発にあたり、CCN の要求-応答の双方向通信モデルをスイッチに搭載された片方向のパケット生成器と ASIC のパイプラインを用いて模擬するアーキテクチャ、ならびに、約 10 億種類程度の異なる名前のコンテンツを要求する要求パケット列を ASIC の少ないメモリ消費量で模擬可能なパイプラインを設計した。本設計を Intel Tofino ASIC を備えたスイッチ上に実装した実験から、1.6 Tbps の速度で2**32種類の異なる名前を持つコンテンツをダウンロードする試験シナリオを模擬できることを確認した。研究成果は、国際会議ACM ICNならびに電子情報通信学会NS研究会で発表した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
2年目の目標であったバックプレーンの負荷分散方式の設計を完了した。さらに2年目は1Tbpsのフォワーディング速度の実現が目標であったが、目標をプロトタイプで実証するのに加えて、さらに10Tbpsのフォワーディング速度を実現する見通しを得た。
|
| 今後の研究の推進方策 |
研究は当初の予定以上に、進捗しており、令和4年度は各研究項目において、以下の通り、研究を進める。
（１）令和3年度までに設計したルータアーキテクチャは、パケットヘッダの名前について固定長形式しか扱えなかった。これに対して、実用的なルータの実現を目指して、可変長形式を扱うことができるように拡張する。また、同様に1対1の通信しか扱えなかったのに対して、P4スイッチのマルチキャスト機能を利用して、１つのDataパケットを複数のポートに返送する機能を追加する。結果として、NDNの全機能を持つルータを実現する。
（２）1Tbpsの読み書き速度のキャッシュ機能を、P4スイッチに接続した計算機を用いて実現する。ここで、キャッシュは計算機のメモリを用いて1Ｔバイトの容量を確保する。1Tbpsの読み書き速度の実現には、P4スイッチと計算機の接続ポートで使用する帯域削減が課題となる。これに対して、階層的キャッシュなどの従来手法が使用できないため、計算機上でキャッシュへの要求を一定時間待たせて複数の要求をまとめる手法を設計する。帯域削減量を理論的に解析するとともに、プロタイプを開発することで実証する。
（３）令和３年度までに開発した機能も含めて、全ての機能をまとめたルータを開発し、10Tbpsのフォワーディング速度を達成することを実証する。
|
