|
今年度は，分子構造の最適化手法のためのFPGAを用いた大規模かつ高速な量子アニーリングシミュレータの大規模アーキテクチャを確立した．複数のFPGAを用いて，量子ビットを分割することにより処理速度を落とさずに，問題サイズ（量子ビット数）大規模化な問題を扱えるアーキテクチャを考案し評価を行った．提案のアーキテクチャでは，量子重ね合わせを仮想的にシミュレーションするためのトロッタースライス数も，複数FPGAを用いることで拡張することができる．トロッタースライス数を増やすことで，良い解を早く得ることができることが確かめられた．グラフベンチマーク（グラフカット問題）を用いて評価を行ったところ，最適化のクオリティとしてD-wave社の量子アニーラーとほぼ遜色ない結果を得ることができた．さらなる解のクオリティを向上するための方法として，量子アニーリングの初期状態を変更しながら複数回の探索を行うことにより，単一の量子アニーリングよりも解のクオリティを向上する方法を検討した．また，それらの方法はマルチコアCPUまたは，GPUなどの並列処理デバイスで実装することにより，より簡便に高速な量子アニーリングを利用できる環境を構築した．また，テンソルネットワークを用いたゲート型量子計算についてHBM(High-Bandwidth Memory)内蔵のFPGAを用いたアーキテクチャを考案した．FPGAは小規模な行列が得意であることに注目して，FPGAおよびGPUを組み合わせることにより効率の良い処理を実現した． また， 量子アニーリングのために開発した超並列アーキクテチャが， 脳シミュレーションなどの他の種々の応用においても有用となることを見出し， 有効性を実証した．
|
