研究課題
ウェアラブルで高性能な情報端末に資するCMOSデバイスの実現に向け、本年度は、固相成長した多結晶Ge(Sn)薄膜を用いて、「蓄積型pチャネルGe(Sn)-TFTにおけるSn組成の影響」および「p型Ge(Sn)上への整流性ショットキー接合形成」を検討した。まず、Sn組成の異なる多結晶GeSn上にTFTを作製した。その結果、TFT特性はSn組成によって大きく変化し、Sn組成1.6％で高い移動度（170 cm2/Vs）とOn/Off比（1E3）を両立するTFT特性が得られた。TFT高性能化におけるSn組成制御の重要性を示す結果である。また、Sn組成1.6%、3.2%では、正のゲート電圧を印可した場合にもドレイン電流が増加した。これは、電子による反転層を示唆する結果であり、多結晶Ge(Sn)上でも反転型TFT動作が可能であることが分かった。低電子障壁なS/D接合を用いることでさらなる高性能化が期待される。一般に、金属/Ge（Sn）界面で生じる強いフェルミレベルピニングにより、p型Ge(Sn)上では整流性接合の形成が難しい。当研究室では、単結晶p型Ge基板上にTiNやZrNを堆積することで優れた整流性（高正孔障壁）を得ている。本手法を多結晶薄膜へと応用し、ZrN/多結晶p型Ge接合を形成した結果、単結晶の場合と同様に明瞭な整流性が確認され、多結晶p型Ge上で初めて整流性ショットキー接合を実現した。また、結晶粒径の異なるGeを用いて同様のデバイスを作製した結果、Geの結晶粒径が大きい程、高い正孔障壁を示すことが分かった。さらに、多結晶Geに対するCMPおよびプラズマ処理により、Off電流が顕著に低減することが判明し、単結晶p型Ge上の結果と比較しても遜色のない正孔障壁高さ0.49 eVが得られた。
2: おおむね順調に進展している
今回、多結晶p型Ge(Sn)薄膜上におけるTFTの反転型動作および整流性（低電子障壁）ショットキー接合の形成に成功した。また、多結晶膜の結晶性とデバイス特性の相関を実験的に示すことができた。多結晶薄膜デバイスの高性能化に向けて重要な成果である。
本年度に得られた多結晶p型Ge(Sn)薄膜上におけるTFTの反転型動作および整流性（低電子障壁）ショットキー接合の成果を基に、反転型nチャネルTFTの高性能化に取り組む。
すべて 2021 その他
すべて 雑誌論文 (2件) (うち査読あり 2件) 学会発表 (8件) (うち国際学会 2件) 備考 (1件)
IEEE Electron Device Letters
巻: 42 ページ: 1735～1738
10.1109/LED.2021.3119014
physica status solidi (RRL) - Rapid Research Letters
巻: 16 ページ: 2100509～2100509
10.1002/pssr.202100509
https://www.gic.kyushu-u.ac.jp/functionaldevices/
