|
本研究では、プラスチック上のpチャネル/nチャネル薄膜トランジスタ（TFT）からなるCMOSを構築し、ウェアラブルで高性能な情報端末を実現することを目指して研究を進めてきた。これを実現し得る半導体材料として、GeおよびGeSnに着眼し、前年度までに、pチャネルGeSn-TFTの高性能化とnチャネルTFTに向け必須となる低電子障壁を有する金属/Geコンタクトの形成を実現した。本年度は、金属/Geコンタクトの更なる理解・制御とnチャネルTFTの作製に取り組んだ。
前年に形成したp型Ge上ZrNショットキー障壁について、ZrN/多結晶Ge構造の断面構造を詳細に観察したところ、界面に窒素を含む非晶質層が形成されていることが明らかになった。これは、低電子障壁の実現を困難にしていたフェルミレベルピニング（FLP）を界面層の窒素由来のダイポールが緩和していることを示唆している。このZrN/非晶質界面層/多結晶Ge構造について、ZrNを選択エッチングした後、仕事関数の異なる種々の金属を形成する実験を行った。この結果、金属の仕事関数を反映して整流特性の変化が確認でき、多結晶Ge上でショットキー障壁高さの広範な制御が可能であることを示すことができた。本技術は、TFTのみならず、金属コンタクトを持つあらゆる多結晶Geの電子デバイスにも適用可能である。これまでに構築してきた技術を元に、多結晶Ge上ZrNコンタクトをソース/ドレインに用いたnチャネルTFTを作製した。伝達特性、出力特性から典型的なnチャネルトランジスタ動作が確認できた。このnチャネルTFTを前年度までに確立したpチャネルTFTと組み合わせることで、CMOS回路への応用が期待される。
|
