• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2021 年度 実績報告書

非同期式回路に基づく低消費エネルギーなIoT回路の設計技術に関する研究

研究課題

研究課題/領域番号 20J11724
研究機関会津大学

研究代表者

仙波 翔吾  会津大学, コンピュータ理工学研究科, 特別研究員(DC2)

研究期間 (年度) 2020-04-24 – 2022-03-31
キーワード非同期式回路 / RTL / 低消費エネルギー化 / 設計支援 / インターフェース回路
研究実績の概要

本研究では、非同期式回路に基づく低消費エネルギーなInternet of Things (IoT)向け回路の設計技術の確立を目的としている。
今年度は、①非同期式回路における専用回路の設計支援、②インターフェース回路の設計支援、及び③変換と設計支援における消費エネルギー最適化手法を中心に研究を行った。①では、パイプライン化された同期式Register Transfer Level (RTL)モデルからパイプライン化された非同期式RTLモデルへと変換する手法を提案した。この手法は、様々な入力データ間隔に対応することができる。また、提案手法をこれまでに開発してきた変換ツールに実装した。実験では、提案手法を用いて深層学習回路の同期式RTLモデルを非同期式RTLモデルへと変換した。また、変換した非同期式RTLモデルを論理設計した。同期式回路と比較して、論理設計後の非同期式回路は消費エネルギーを約34%削減することができた。②では、同期式回路と非同期式回路の通信のために設計したインターフェース回路のデータ転送レイテンシを短くするための最適化とタイミング制約の定義を行った。最適化前のインターフェース回路と比較して、最適化によって転送レイテンシを約29%短くすることができた。さらに、タイミング制約を基にインターフェース回路の合成とタイミング検証を行った。設計したインターフェース回路に対して論理シミュレーションを行い、非同期式回路と同期式回路間でデータが正しく転送されていることを確認した。③では、非同期式回路の動的消費電力最適化としてDフリップフロップからDラッチへの変換手法を提案した。最適化手法適用前の非同期式回路と比較して、最適化手法によって消費エネルギーを最大で約37%削減することができた。

現在までの達成度 (段落)

令和3年度が最終年度であるため、記入しない。

今後の研究の推進方策

令和3年度が最終年度であるため、記入しない。

  • 研究成果

    (2件)

すべて 2022

すべて 雑誌論文 (1件) (うち査読あり 1件、 オープンアクセス 1件) 学会発表 (1件)

  • [雑誌論文] RTL Conversion Method From Pipelined Synchronous RTL Models Into Asynchronous Ones2022

    • 著者名/発表者名
      Semba Shogo、Saito Hiroshi
    • 雑誌名

      IEEE Access

      巻: 10 ページ: 28949~28964

    • DOI

      10.1109/ACCESS.2022.3158487

    • 査読あり / オープンアクセス
  • [学会発表] Click Elementを用いた同期-非同期ドメイン間インターフェース回路の検討2022

    • 著者名/発表者名
      仙波翔吾、齋藤寛
    • 学会等名
      電子情報通信学会 VLSI設計技術研究会 (VLD)

URL: 

公開日: 2022-12-28  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi