| 研究課題/領域番号 |
20J14520
|
|---|
| 研究機関 | 北海道大学 |
|---|
研究代表者 |
渡久地 政周 北海道大学, 情報科学院, 特別研究員(DC2)
|
|---|
| 研究期間 (年度) |
2020-04-24 – 2022-03-31
|
| キーワード | 光電気化学反応 / 窒化物半導体 / 低損傷エッチング / ダメージの定量評価 |
|---|
| 研究実績の概要 |
「光電気化学（PEC）反応を利用した窒化ガリウム（GaN）の低損傷トレンチ加工と縦型トランジスタ応用」という研究目的を達成するために、今年度は主に「GaN基板に対するPECエッチング技術の確立と低損傷性の評価」に着目して活動を行った。具体的に、以下の3点に着目した。
I.[局所的エッチング技術および加工孔拡張技術の確立]:トレンチ構造作製技術の要である「局所的細孔エッチング＋加工孔拡張」技術の確立のため、電気化学反応を利用した局所的な深掘りエッチングを行い、形状やエッチング特性に関して評価を行った。その結果、局所的孔深さ・孔径を独立に、また時間に対して線形的に制御できるようなエッチング条件を確立し、高品質なトレンチ構造作製技術に向けて前進した。
II.[PECエッチングの低損傷性の確認およびデバイスの作製]: PECエッチング技術の低損傷性の確認と作製したデバイスの動作確認を行うため、コンタクトレス光電気化学エッチング(CL-PEC)を用いてAlGaN/GaN ヘテロ構造に対してリセス加工を行い、横型のAlGaN/GaN MOS高電子移動度トランジスタ(MOS-HEMT)を作製し、その電気的特性に関して評価を行った。その結果、非常に良好な特性が確認でき、CL-PECエッチングの低損傷性およびデバイスプロセスへの応用可能性が実証された。
III.[電気化学反応を利用したダメージの定量評価]:トレンチ構造作製後の底面や側壁に関して、ダメージの定量評価を行う技術を確立するために、ダメージの入ったGaN基板に対して電気化学インピーダンス分光法を用いてダメージの定量評価を行った。その結果、定量評価に加え、PECエッチングによる表面ダメージの回復を確認できた。以上の結果より、作製したトレンチ構造の底面、側壁に関するダメージ評価技術の確立に向けて歩みを進めることができた。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
当研究課題の達成に向けて重要な技術である、窒化物半導体に対する「局所的エッチング技術」および「光電気化学（PEC）エッチングの低損傷性の確認およびデバイス応用」について主に研究が進められた。第１の成果は、目標とするトレンチ構造の形成技術に関するものであり、PECエッチングの有効性を示すとともに、PEC電圧条件・プロセス時間・光照射強度と得られるトレンチ形状の相関を明らかにした点である。第２の成果は、PEC技術を窒化物半導体デバイスに応用し、実際にデバイスを動作させた際の電気的特性評価からPEC技術の低損傷性を明らかにした点である。GaN, AlGaN, AlGaInNといった様々な窒化物半導体材料に対して、従来のドライエッチング加工よりデバイス性能が向上することを実証した。また、民間企業および他大学との共同研究を進める中で、電気化学インピーダンス法による加工ダメージの定量評価にも取り組み、その成果は共著論文として公表された。また、計６件の学会発表（国際学会３件、国内学会３件）を実施するとともに、現在、査読付き学術論文1件を投稿中である。以上より、おおむね順調に研究活動が進展していると考えられる。
|
| 今後の研究の推進方策 |
今後の研究の推進方策として、2021年度は主に、「トレンチゲート型MOSトランジスタのための低損傷トレンチ加工技術の確立」を目指す。これまで得られた知見を基に、(1)npn構造を持つGaN基板に対するトレンチ構造作製技術の確立、(2)トレンチゲート型MOSトランジスタの試作の2点を基軸として目的達成を目指す。
(1)npn構造を持つGaN基板に対するトレンチ構造作製技術の確立
npn構造を持つGaN基板に対して、初期加工パターンを形成し、そのエッチピットの形状などから接触電位差を決定し、条件を設定して、精密に位置制御された局所的なPECエッチングを行う。その後、強力な酸化剤を用いた化学エッチングに近い等方的なPECエッチングを行い、初期加工孔を拡張して平滑な側壁を持つ高品質なトレンチ構造を作製する。構造作製後、エッチングレートや表面形状に関して評価を行うとともに、電気化学インピーダンス分光（EIS）法による底面・側壁の結晶欠陥、準位密度の定量評価を行い、その結果をPECエッチング条件へフィードバックさせ、エッチング条件の最適化を図る。このようにして確立した作製技術を基に、npn構造におけるトレンチ構造作製を行う。
(2)トレンチゲート型MOSトランジスタの試作
(1)の知見を活かして作製されたnpnトレンチ構造に対して、トレンチ内部に絶縁膜とゲート電極を形成し、MOS構造を作製する。絶縁膜堆積には表面被覆率の高い原子層堆積（ALD）法を用いてAl2O3絶縁膜を堆積し、ゲート電極としてAlやNiを堆積する。MOS構造形成後、チャネルとなる重要なm面に関して、容量-電圧特性の周波数分散の評価やターマン法による界面準位密度の定量評価等を行い、各プロセス条件の最適化を目指す。以上の実験を通じて得られた知見を基に、トレンチゲート型MOSトランジスタの試作に取り組む。
|
