| 研究課題/領域番号 |
20J20578
|
|---|
| 研究機関 | 北海道大学 |
|---|
研究代表者 |
蒲生 浩憲 北海道大学, 情報科学院, 特別研究員(DC1)
|
|---|
| 研究期間 (年度) |
2020-04-24 – 2023-03-31
|
| キーワード | ナノワイヤ / 結晶成長 / MOVPE / ナノ材料 / 半導体デバイス / ナノワイヤFET |
|---|
| 研究実績の概要 |
本研究では、半導体選択成長技術を用いてIn(Ga)As/GaSbコアシェルナノワイヤをSOI(111)細線構造上に選択成長する技術を確立する。このナノワイヤをチャネルとして用いることで、低消費電力化と高性能化を両立できる立体集積回路の基盤技術を確立する。In(Ga)As/GaSbコアシェルナノワイヤを用いることで、高い移動度を有するIn(Ga)Asナノワイヤ(コア)をn型チャネル、GaSbシェルをp型チャネルとして用いることができる。これにより、III-V集積回路の課題であるn型、p型チャネルの一括集積の課題を解決できる。また、単一のナノワイヤチャネルでn型、p型動作が可能で、柔軟な回路設計が期待できる。さらに、この縦型ナノワイヤFET構造からなる立体集積回路を作製し、回路動作を評価することで、超低消費電力・超高性能立体集積回路の実現を目指す。
研究期間を3年に設定し、(i) 結晶成長【In(Ga)As/GaSbコアシェルナノワイヤ集積とSOI細線上のナノワイヤ集積技術】、(ii) デバイス作製【InAsナノワイヤ縦型トランジスタとGaSb縦型トランジスタ作製】、(iii) 回路実証【インバータ回路・リング発振回路による評価】の3課題について取り組む。
R3年度では、主に下記の研究事項について実施した。
(i) In(Ga)As/GaSbコアシェルナノワイヤを用いたp型トランジスタの高性能化、(ii) SOI(111)細線構造上のナノワイヤ集積
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
(i)In(Ga)As/GaSbコアシェルナノワイヤを用いたp型トランジスタの高性能化：n型チャネルとp型チャネルを一括集積したコアシェルナノワイヤ縦型トランジスタを作製し、n型、p型の両極性の動作をすることを明らかにした。この素子はナノワイヤを用いた立体集積回路の基本素子になると考えられ、シェル膜厚の違いによる特性を評価することで、デバイス設計指針を得た。
(ii)SOI(111)細線構造上のナノワイヤ集積：SOI(111)のウェットエッチングの最適化を行った。ナノワイヤを成長した後に細線構造に加工することで従来の成長条件でナノワイヤを成長できることを見出した。
|
| 今後の研究の推進方策 |
R4年度は、これらの知見を活かして、以下の研究を実施する予定である。
結晶成長：
(i)細線構造に加工したSOI(111)上のナノワイヤ成長技術を確立する。morphologyの違いを評価し、原料供給・ドーパントの取り込みについて明らかにする。(ii)ナノワイヤに三端子を配した構造を作製するために、Ｗマスクを使用した結晶成長機構を明らかにする。
デバイス・回路：
(i)SOI(111)細線上にIII-Vナノワイヤ縦型トランジスタを作製し、スイッチング特性を評価する。(ii)ナノワイヤに三端子を配したトランジスタを作製し、シェル膜厚やコアのナノワイヤの違いによる特性変化を評価する。(iii)SOI細線上のトランジスタを配線し、クロスバーアレイの構造を試作し、デバイス特性を評価する。また、CMOS回路を作製し、リングオシレータ回路で回路遅延を評価する。
|
