| 研究課題/領域番号 |
20J22752
|
|---|
| 研究機関 | 東京大学 |
|---|
研究代表者 |
小泉 透 東京大学, 情報理工学系研究科, 特別研究員(DC1)
|
|---|
| 研究期間 (年度) |
2020-04-24 – 2023-03-31
|
| キーワード | 計算機アーキテクチャ / 命令レベル並列性 / アウトオブオーダー実行 / 最適化コンパイラ / プリフェッチ |
|---|
| 研究実績の概要 |
2021年度の研究成果は、大きく分けて、(1)最適化コンパイラの機能向上及びコード生成クオリティの向上、(2)ハードウェア命令スケジューラの簡素化に関する詳細な評価、(3)プロセッサ全体のスケーラビリティの評価、(4)命令・データ供給方法のスケーラビリティの改善、の四点である。
(1)距離指定型命令セットアーキテクチャの性能を測定するため、C++で書かれたベンチマークプログラムをコンパイルできるように最適化コンパイラの開発を進めた。これにより、SPECに含まれるC++で書かれたベンチマークプログラム3つを動かすことに成功した。また、昨年度判明した課題であった機能を最適化コンパイラに実装した。具体的には、呼び出し先保存レジスタの実装およびレジスタスピル決定戦略の改善を行った。
(2)命令をランダムな順番で格納するのではなく先入先出の順序で格納する命令スケジューラを使用した場合の性能特性を詳細に評価した。さらに、複数のレジスタ群を持つ命令セットの場合に適した命令スケジューラの構成を机上検討し、一部ハードウェア化に適さない仕様を命令セットから取り除くフィードバックを行った。
(3)既存のRISC-Vプロセッサのハードウェア実装を改造し、同時処理命令数が最大4倍の距離指定型アーキテクチャのハードウェア実装を作成した。これを用いて距離指定型アーキテクチャは特にリネーム回路についてプロセッサのスケーラビリティが向上していることを確認した。またベンチマークを動作させた結果、元実装と比べて約2倍の性能を達成した。
(4)本研究が対象としている高性能プロセッサにおいてコアへの命令・データの供給が滞らないようにするため、適時にプリフェッチを行う技術を命令・データそれぞれについて確立した。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
1: 当初の計画以上に進展している
理由
当初の計画通り、以下の項目を達成することができた。(1)SPEC CPU 2017ベンチマークをコンパイルできる最適化コンパイラを作成し見えてきた課題の解決。(2)距離指定型アーキテクチャのCPUをFPGAに実装し、性能評価およびスケーラビリティの確認。
それに加え、プロセッサに命令・データを滞りなく供給するプリフェッチ技術を確立し、また性能に直結する要素を抜き出したモデルの理論を打ち立てることができた。
|
| 今後の研究の推進方策 |
SPECベンチマークを用いた評価で明らかとなった改善点を含め、最適化コンパイラの洗練を引き続き行っていく。
並行して、複数の距離指定型命令セットアーキテクチャのHDL実装を行い、FPGA・実チップ上でのベンチマーク動作を実現し、電力評価を行う。
|
