| 研究課題/領域番号 |
20K04415
|
|---|
| 研究機関 | 山梨大学 |
|---|
研究代表者 |
矢野 浩司 山梨大学, 大学院総合研究部, 教授 (90252014)
|
|---|
| 研究分担者 |
松本 俊 山梨大学, 大学院総合研究部, 教授 (00020503)
|
|---|
| 研究期間 (年度) |
2020-04-01 – 2023-03-31
|
| キーワード | パワーデバイス / SiC / ワイドバンドギャップ |
|---|
| 研究実績の概要 |
当初の計画に基づき、デバイスシミュレーションにより、提案したSiC光駆動スイッチングデバイス(Optically Driven Cascide Swicth: ODCS)の動作機構を解明した。1.2kV定格になるようODCS中のSiC-静電誘導トランジスタ(SiC-BGSIT)と低耐圧Si-フォトトランジスタ(Si-PT)の構造パラメータを決定した。そして特にSi-PTのドリフト層濃度に関しての特性への影響を検討した。
まず、ODCS全体の電圧定格を1.2kVとするためにはSi-PTの降伏電圧は最低でも30V必要となる。この降伏電圧を満たすドリフト層ドーピングの上限は1.8E16cm-3であることがわかった。一方、ODCSのターンオフの際には、Si-PT中に光生成されたキャリアを電極から排出するための遅延時間が存在し、この遅延時間はSi-PTのドリフト層ドーピングの増加に伴い減少することもわかった。結果としてSi-PTのドリフト層のドーピングを1.8E16cm-3とすれば、ターンオフ遅延時間は最低の700nsになることが明らかになった。これはSi-PTのドリフト層ドーピングの増加に伴い、オン状態で光照射に伴ってドリフト層に蓄積される過剰キャリアの密度が減少するためであることもシミュレーションにより確認できた。
また上記遅延時間700nsは競合するSiC-MOSFETに比べてかなり大きいものであるため、今後はSi-PTの構造の改良により、遅延時間を低減する素子設計指針を確立する予定である。
更に、フォトカプラーを用いたダーリントンタイプのODCSを用いたハーフブリッジインバータを試作し、600Wまでの動作を確認している。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
当初の計画は、本年度はデバイスシミュレーションにより、提案したSiC光駆動スイッチングデバイス(ODCS)の動作機構、特にスイッチング時の素子内部のキャリアの時間推移、Si-PTの光応答の要因、を解明することである。これに鑑み、まずデバイスシミュレーションでODCSのターンオンおよびターンオフ時におけるSi-PT中のキャリア分布の時間推移を明らかにすることが出来た。またSi-PTの光照射窓領域やベース層ドーピングを調整し、最高感度となるようなSI-PTの設計を行った、更にSi-PTのドリフト層ドーピング濃度を増加させることによりオン時のSi-PT中の過剰キャリア量を減少させ結果的にターンオフ時の遅延時間の低減に効果的であることも明らかになった。結果としてSi-PTのドリフト層ドーピングが1.8E16cm^-3が最適値であることも予測できた。ターンオフ遅延時間700nsは競合するSiC-MOSFETに比べてかなり大きいものであるとの課題が顕在化し、次年度はSi-PTの構造の改良により、遅延時間を低減する素子設計指針を確立する予定である。
一方、本年度はフォトカプラーを用いたダーリントンタイプのODCSを用いたハーフブリッジインバータを試作し、600Wまでの動作を確認しており、当初R3年度の計画を前倒しで実施することも出来ている。
以上より、研究の進捗は当初の計画通りほぼとおりに進展している。
|
| 今後の研究の推進方策 |
上記の通り、ODCSのターンオフ動作における遅延時間700nsは、競合するSiC-MOSFETに比べてかなり大きいものであり、5kHz程度のインバータ動作では誤動作の問題は起きないものの、スイッチング損失を増加させる可能性がある、との課題が顕在化したため、次年度はSi-PTやSiC-BGSITの構造の改良により、遅延時間を低減する素子設計指針を確立する予定である。また外部回路の付加による遅延時間の低減手法も検討する。
これと並行して令和３年度はODCSの光駆動系の実装方法を確立する予定である。実際には2 in one のモジュールパッケージを想定し、パッケージ中へのSiCチップおよびPTチップの配置レイアウトや、光ファイバーによる光信号の導入方法を確立する。また、別の実装方法としてフォトカプラを用いたダーリントンタイプODCSを用いて、上述のように、令和２年度中にすでに600Wまでのハーフブリッジインバーターのプロトタイプを試作した。しかし同インバータの電力変換効率はまだ60%程度と低い。その主要因はODCSのスイッチング損失が比較的大きいことが昨年度の実験によりおおよそわかっている。よって。今年度以降ODCS中のSi-PTおよびSiC-BGSITのデバイス構造の検討を行うと共に、回路の動作条件を最適化するとともに、外部回路に修正を加えることにより、スイッチング損失を改善することを検討する。また回路の出力波形中の高調波成分も分析する。
これらの結果を踏まえ、最終年度では、競合するSi-IGBTやSiC-MOSFETを用いたハーフブリッジインバーターの変換効率などの性能とを比較し、提案したODCSの優位性を明確にする予定である。
|
| 次年度使用額が生じた理由 |
今年度はコロナ感染対策のため、当初購入を予定していたシミュレーターおよびシミュレーター用PCを用いた十分な研究時間を確保することが出来なかったため、現有の設備のみを用いて当初の研究目標の最低限の達成に努めた。これによって当初予算からの残額が生じた。次年度はシミュレータおよび本研究に関連する備品を購入し、本格的なサンプル素子の解析および検証実験を進める予定である。
|
