|
本研究では，環状結合されたCMOS LC発振回路を用いた多相同期発振器について，非線形振動論の手法を用いた位相雑音の低減を目指した．本手法の実現により，通信機器等に用いられるPLL回路や周波数シンセサイザの高性能化が期待できると考えられる．昨年度までの研究結果により，本研究で対象とする多相同期CMOS LC発振回路のシステムの数理モデルの詳細な解析が可能となり，また回路の高周波化に対応すべく，システムモデルを分布定数回路として捉えるための回路解析手法の提案を行った．具体的にはこれまで常微分方程式をベースに解析してきたものを，偏微分方程式として解析できるようシミュレーション手法を改良することができた．特に，微分演算行列を用いて回路方程式を示す偏微分方程式を，より簡単に解析できる手法を提案し，計算時間の低減を図ることができた．これにより，昨年度までに提案した位相雑音低減手法をさらに改良し，より実用的な回路を設計する手がかりを得ることができた．本年度の研究においてはこれまでに設計された回路の有効性を示すため，位相雑音の解析に有用であるインパルス感度関数（ISF）を用いた回路シミュレーションを行い，実際に提案された回路において，従来よりも位相雑音が低減されることを示すことだできた．また，非線形振動論に基づき，インパルス感度関数とポアンカレ写像の関係について詳細に解析し，ポアンカレ写像の複雑性と位相雑音との間に相関関係が存在することを数値実験により確認することができた．以上より，本研究において，当初の研究計画で提案した内容を概ね達成することができたと考えられる．
|
