|
シリコンカーバイド(SiC)を用いた電力変換素子は、2050年カーボンニュートラルを達成するための必須技術である。本研究では、SiC MOSFETにおいて問題となっている負のゲートバイアス印加時のしきい値電圧不安定性（NBTI）の原因を特定することを目的とし、評価手法の検討と素子作製プロセス依存性についての調査を行った。まず、デバイスのNBTI特性の評価手法の確立についての検討として、pチャネルSiC MOSFETに対して、高速I-V測定装置を用いたOn-the-fly測定によって負バイアス時のしきい値電圧測定を行う手法を検討した。その結果、これまでに考慮されてきていなかったストレス印加時のgm変動を考慮しなければ、On-the-fly法では誤差が大きくなることを明らかとし、それを補正する手法を提案した。これまでの手法では測定できていなかった100 nsオーダーの短時間領域のしきい値電圧変動測定が可能となり、これを基にしきい値変動メカニズムの議論を行うことができた。次に、ストレス印加によって新たな界面準位が生成されるのかを検証するため、On-the-flyチャージポンピング測定を用いたSiC MOSFETの評価に取り組んだ。測定プログラムを自作して測定を行い、負バイアスしきい値印加時に新たな界面準位が生成されていく様子を観察することができた。また、素子作製条件がしきい値変動へ与える影響を明確化するために、NOアニールの時間依存性をチャージポンピング法で調査し、Geometric componentのチャネル長依存性などを明らかにすることができた。研究期間全体を通じて、国際会議での招待講演２件や、国内学会での複数の発表、学術論文への掲載など、十分な成果を得ることができた。
|
