|
本研究では、再構成可能ハードウェアとアクセラレータをホストプロセッサのカスタム命令を実現する要素と位置づけ、さらにアプリケーションドメインを特化することで、再構成可能アーキテクチャ、アクセラレータ、ホストプロセッサの最適な組合せの探求により、高性能・高エネルギー効率・高柔軟性を実現するコンピューティング基盤の提案を目的としている。
昨年度までは、オープンソースSoC設計プラットフォームや、高位な言語で記述されたRISC-Vコアを利用して本研究課題に取り組んできた。しかしながら、独自の機能拡張や細かな仕様変更を行う上での課題が多く、将来的な活用を考えると極めてハードルの高い状況であった。
そこで今年度は、本研究課題による研究成果の将来的活用を最優先に考え、ハードウェア設計者にとって最も扱いやすい言語であるVerilog-HDLを用いてRISC-Vコアの設計に取り組んだ。まずは基本命令セットのみのサポートとし、32ビット5段パイプライン構成とした。RISC-VコアをFPGAに実装し、ベンチマークプログラムとしてCoremarkとDhrystoneを用いて性能評価を行うことにより、設計したRISC-Vコアが十分な処理性能を有することを実証した。現在は、Linux OSを起動できるRISC-Vコアの設計を目指して拡張命令セットの実装に引き続き取り組んでいる。
また、ターゲットアプリケーションとして強化学習に注目し、プログラマブルSoCを用いたアクセラレータ設計に取り組んだ。ホストPC上のシミュレーションプログラムとFPGA上のアクセラレータの接続による評価環境の構築にも取り組んだ。
さらに、ロボットへの応用を目指し、機械学習を用いた画像認識アルゴリズムとしてYOLOv3やYOLOv5を対象として、ROSアプリケーションとしてFPGA上にハードウェア実装することにも取り組んだ。
|
