| 研究課題/領域番号 |
20K11751
|
|---|
| 研究機関 | 東京都立産業技術大学院大学 |
|---|
研究代表者 |
追川 修一 東京都立産業技術大学院大学, 産業技術研究科, 教授 (00271271)
|
|---|
| 研究期間 (年度) |
2020-04-01 – 2023-03-31
|
| キーワード | ソフトウェア / オペレーティングシステム / 計算機システム |
|---|
| 研究実績の概要 |
2020年度は、FPGAを含む計算資源の多重化を実現する機構について研究を行った。
計算資源としてのFPGAの利用は、FPGAに実行させるプログラムを高位合成(HLS)等によりFPGA回路に変換し、CPUで実行するメインプログラムからFPGA回路を呼び出すことによって実現する。FPGAに回路をロードできるプロセスを1つとすると、FPGAは1つのプロセスによって専有され、他のFPGAを用いるプロセスは実行を開始することができない。本研究では、FPGAをCPUを含めた計算資源の1つとする概念を導入する。この概念により、FPGAが専有されている場合は、他の利用可能な計算資源を用いて実行するという選択肢が生まれることになり、計算資源の多重化が可能になる。この機構は、同一プログラムを複数種類の計算資源上で実行可能とし、それぞれの実行バイナリを用意したうえで、利用可能な計算資源上で実行することで実現される。
本機構の実験環境を、Linuxが動作するCPUとFPGAのSoCを搭載した評価ボード上に構築した。構築した機構を用いて行った実験からは、FPGA回路の再構成を含むFPGAを用いるための初期化処理は、プロセスの起動と比較して長時間かかることから、必要とする回路がFPGA上に無く再構成が必要な場合、FPGAの初期化処理と並行して、CPU等の他の計算資源で実行することで、FPGAを用いるアプリケーションの起動時間を大幅に削減することが可能であることを明らかにした。
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本研究において中心的な機構となる、FPGAを含む計算資源の多重化を実現する機構の開発を行い、その実行環境を構築し、実験を行うことができている。その成果は国際会議での発表および投稿をすすめていることから、本研究はおおむね順調に進展していると言える。
|
| 今後の研究の推進方策 |
FPGAを含む計算資源の多重化を実現する機構の開発および評価をすすめる。特に、複数のFPGAを利用するプログラムが存在する場合において、FPGA回路の再構成を含むFPGAを用いるための初期化処理が発生する場合、またプログラムの優先度を考慮する必要がある場合について検討し、取り組む。
|
| 次年度使用額が生じた理由 |
2020年度は、新型コロナウイルス感染症の影響により、国内外における発表・情報収集ができなかった。
2021年度においては、新型コロナウイルス感染症の状況をふまえつつ、国内外における発表・情報収集を行う。
|
