| 研究課題/領域番号 |
20K11847
|
|---|
| 研究機関 | 福井大学 |
|---|
研究代表者 |
福間 慎治 福井大学, 学術研究院工学系部門, 准教授 (50313565)
|
|---|
| 研究期間 (年度) |
2020-04-01 – 2023-03-31
|
| キーワード | 無歪みデータ圧縮 / 可逆符号化 / ロスレス符号化 / 数値シミュレーション / FPGA |
|---|
| 研究実績の概要 |
本研究では数値シミュレーションのための無歪みデータ圧縮法とそのハードウェア実装を研究する．はじめに，数値シミュレーションにおいて標準的な浮動小数点データに対する圧縮アルゴリズムを設計する．次に設計した圧縮器を，アクセラレータおよびストリーミングプロセッサとしてFPGAによりハードウェア実装する．最後に，実装した圧縮器を用いて，数値シミュレーションにおける通信時間の削減やデータ量の削減を検証する．
一般に，データ圧縮はソフトウェアで行われる．しかしながら，ソフトウェアによる実装は計算コストの増大を招き，数値シミュレーション速度の低下につながる．これに対し提案する圧縮器はデータ通信路にハードウェアとして挿入するためこの問題を回避できる．圧縮器により，データ量は～1/2程度に圧縮可能であることから，メモリ，ストレージ，ネットワークからのデータ読み出しに必要な時間を1/2に削減できる．このことは，既設の計算機にアクセラレータやルータを挿入するだけでシミュレーション速度を最大2倍に加速でき，また，既設のストレージ容量を仮想的に2倍に拡大可能である．こうして，既設のシミュレーション計算機資源を大幅に更新することなく低コストで近代化改修できる．
2020年度は圧縮アルゴリズムの設計を行った．そこでは予測器の最適化を導入し圧縮率の向上を図った．最適化はL1ノルム最小化に基づく方法，および非線形予測の一つであるセルオートマトンによる方法を検証した．その結果，従来の線形回帰に基づく予測器よりも圧縮率が改善されることを確認した．さらに，圧縮器のハードウェア実装の準備として，JPEG-LS符号化器をハードウェアIPコアとして実装し，FPGA(Zynq)上で動作を確認した．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
2020年度は圧縮アルゴリズムの設計を行い，予測器の最適化を導入し，従来の圧縮法よりも高い圧縮率を達成できた．また，2021年度の研究計画に先立って，JPEG-LS符号化器をハードウェアIPコアとして実装し，FPGA(Zynq)上で動作を確認できた．
|
| 今後の研究の推進方策 |
当初計画通り，2021年度は2020年度に設計した圧縮アルゴリズムのハードウェア実装を行う．さらなる圧縮アルゴリズムの改良も目指す．
|
