• 研究課題をさがす
  • 研究者をさがす
  • KAKENの使い方
  1. 課題ページに戻る

2021 年度 実施状況報告書

近似コンピューティング回路の遅延特性と計算重要度を融合した新CAD技術の開発

研究課題

研究課題/領域番号 20K19767
研究機関名古屋大学

研究代表者

増田 豊  名古屋大学, 情報学研究科, 助教 (60845527)

研究期間 (年度) 2020-04-01 – 2023-03-31
キーワード近似コンピューティング / CAD / 計算重要度
研究実績の概要

集積回路の新たな設計パラダイムとして「重要な計算のみを正確に実行する」近似コンピューティング (AC) が期待されており、AC 回路の設計開発支援 (CAD)技術が強く望まれている。本研究では、計算品質などの制約を満足しつつ AC 回路の性能を最大限高める CAD 技術を目指して、(a) 性能評価技術、(b) タイミング最適化技術、(c) 検証・テスト技術の開発に取り組む。各技術を統合することで、AC 回路の CAD 開発環境の実現を目指す。
(a) については、Fault Injection (FI) を利用した性能評価技術の構築に着手している。予備実験結果について、2021年度に国内会議にて発表済みである。
(b) については、AC の設計技術として過電圧スケーリング (VOS) に着目し、VOS に向けたタイミング最適化技術を研究した。VOS 動作時に遅延故障発生数を削減するために、活性化するクリティカルパスを削減する設計手法を提案した。本設計技術により、最大51.2% の電力削減を達成した。本成果は、2020年度に難関国際会議 DATE にて発表し、2021年度に学術論文誌にて掲載済みである。
(c) については、ハードウェア記述言語内に計算品質の制約チェック (Design Under Test; DUT) 機構を埋め込むことで、品質制約を違反しうるテストパターンを検証する技術を提案した。テストパターン生成法として、ファジングとランダムテストの二点に着目し、それぞれの生成法と DUT との協調により、計算品質を違反しうるテストパターンに対するカバレッジを実験的に評価した。本成果については、2021年度に査読付き国際会議にて発表済みであり、学術論文誌に投稿中である。

現在までの達成度 (区分)
現在までの達成度 (区分)

2: おおむね順調に進展している

理由

(b) のタイミング最適化技術においては、決定論的な CPI を提案済みである。確率的なタイミング最適化には至っておらず、計算重要度を定量的に組み入れることは、まだ出来ていないものの、一定の省電力効果を達成するとともに、難関国際会議 (DATE) にて発表済みであり、学術論文誌にも掲載されている。
(c) の検証・テスト技術については、DUT 機構を用いた計算品質のチェック手法に着手し、査読付き国際会議での発表、及び、学術論文誌への投稿まで着手済みである。
(a) の性能評価技術については、2020年度の時点で特に進展が遅れていた。例えば (b) の省電力効果などは、従来の論理シミュレーションにより評価している。2021年度では、計算重要度の定量的な評価を実現するために、FI (Fault Injeciton) に着目し、FI を利用した性能評価技術の開発を推進した。FF (Flip-Flop) の重要度 (故障時に計算結果の品質に与える影響) を評価するプロトタイプ・フレームワークを開発し、国内会議にて発表済みである。
以上をまとめると、(a) については開発が遅れているものの、FI を用いた手法に切り替えることにより、2020年度と比較して着実に前進している。また、(b) と (c) については、既に査読付き国際会議での発表や、学術論文誌での掲載や投稿まで着手済みであり、順調に進展している。従って、(a) - (c) までを総合的に踏まえて、(2)概ね順調に進展している、と判断した。

今後の研究の推進方策

(a) については、引き続き、FI を用いた性能評価技術の開発に取り組む。FF の重要度を高精度かつ高速に算出するために、効果的なグループ化方法を検討する。次に、重要な FF のグループが同時に故障するか診断可能な、高速シミュレーション手法を開発する。
(b) については、(a) の性能評価技術と並行して、重要度を考慮したタイミング最適化技術への拡張に着手する。重要度の高い FF に対しては大きなタイミングスラックを与えて遅延故障発生を防止し、重要度の低い FF に対してはタイミングスラックを電力や面積削減に還元する。上記のタイミング最適化により、どれほどの電力・面積削減効果が得られるか、実験的に評価する。
(c) については、より多様な対象回路に対して、ファジングやランダムテストなどのテストパターン生成手法が DUT との協調により、計算品質を違反しうるテストパターンに対してどれ程のカバレッジを達成可能か実験的に評価する。

次年度使用額が生じた理由

2021年度に着手した研究成果において、2022年3月に学術論文誌に投稿するに至った。採録された際には、論文の掲載料を支払う必要があるため、その料金として賄うために、次年度に10万円を繰り越すこととした。

  • 研究成果

    (5件)

すべて 2022 2021

すべて 雑誌論文 (1件) (うち査読あり 1件、 オープンアクセス 1件) 学会発表 (4件) (うち国際学会 1件)

  • [雑誌論文] Low-Power Design Methodology of Voltage Over-Scalable Circuit with Critical Path Isolation and Bit-Width Scaling2022

    • 著者名/発表者名
      MASUDA Yutaka、NAGAYAMA Jun、CHENG TaiYu、ISHIHARA Tohru、MOMIYAMA Yoichi、HASHIMOTO Masanori
    • 雑誌名

      IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences

      巻: E105.A ページ: 509~517

    • DOI

      10.1587/transfun.2021VLP0002

    • 査読あり / オープンアクセス
  • [学会発表] Dynamic verification of approximate computing circuits using coverage-based grey-box fuzzing2021

    • 著者名/発表者名
      K. Yoshisue, Y. Masuda, and T. Ishihara
    • 学会等名
      2021 IEEE 27th International Symposium on On-Line Testing and Robust System Design (IOLTS)
    • 国際学会
  • [学会発表] 近似コンピューティング回路の設計最適化に向けた計算重要度評価技術2021

    • 著者名/発表者名
      陸佳萱, 増田豊, 石原亨
    • 学会等名
      第195回システムとLSIの設計技術研究
  • [学会発表] ファジングと高位合成を用いた近似コンピューティング回路のタイミング検証手法2021

    • 著者名/発表者名
      熊谷僚太, 増田豊, 石原亨
    • 学会等名
      第195回システムとLSIの設計技術研究
  • [学会発表] 近似コンピューティング回路の品質検証を高速化するファジングテスト法2021

    • 著者名/発表者名
      本多佑成, 増田豊, 石原亨
    • 学会等名
      第195回システムとLSIの設計技術研究

URL: 

公開日: 2022-12-28  

サービス概要 検索マニュアル よくある質問 お知らせ 利用規程 科研費による研究の帰属

Powered by NII kakenhi