| 研究課題/領域番号 |
20K21791
|
|---|
| 研究機関 | 東京工業大学 |
|---|
研究代表者 |
菅原 聡 東京工業大学, 科学技術創成研究院, 准教授 (40282842)
|
|---|
| 研究期間 (年度) |
2020-07-30 – 2023-03-31
|
| キーワード | Beyond-CMOS / 超低電圧トランジスタ / 超低消費電力高速ロジック / 超低消費電力高速メモリ |
|---|
| 研究実績の概要 |
マイクロプロセッサやSoCなどのCMOSロジックシステムにおいて，0.2V程度の超低電圧駆動は大幅な消費電力の削減を期待できるが，従来のCMOS技術ではトランジスタの電流駆動能力の低下にともなう速度性能の劣化が著しく用途が限られる．Beyond-CMOSの１つであるPiezoelectronic transistor (PET)は，金属的に低抵抗の状態と，絶縁体的に高抵抗の状態の2つの状態を，低電圧で容易に遷移できる“超低電圧駆動・高電流駆動能力”トランジスタである．本研究課題では，このPETをBeyond-CMOSの一つのモデルケースとして，0.2V程度の超低電圧におけるGHz級動作が可能な超低電力・高速ロジックシステムの回路・アーキテクチャ技術の開発を行う．本研究で開発する技術はPETと同様の性能を有するBeyond-CMOSであれば，共通に応用できる基盤技術となる．
本年度はPETのモデリングから，その回路(SPICE)モデルを構築して，PETを用いた回路の設計・解析の準備を行った．特に，PETのデバイス構造を，所望のオン電流IDおよび信頼性の確保のため電流密度JDから設計する方法と，所望のリーク電流IleakとJDから設計する方法の2つから決定し，超低電圧における基本回路のシミュレーションから，基本特性を抽出した．PETは0.2Vで数GHｚの動作が可能であること，消費電力をCMOS(FinFET)に比べて大幅に削減できることなどを明らかにした．また，この動作限界についても検討を行った．
|
| 現在までの達成度 (区分) |
現在までの達成度 (区分)
2: おおむね順調に進展している
理由
本研究課題では圧力による金属-絶縁体転移によって，金属的な低抵抗状態と絶縁体的な高抵抗状態の2つの状態間を連続遷移可能なナノ構造ピエゾ抵抗体チャネルと，圧電体によってこのチャネルに高感度に圧力を印加できるゲート構造を有するPiezoelectronic transistor (PET)を用いて，超低電圧・高速ロジックシステムの基盤技術を創出する．具体的には，(1) PETのSPICEモデル，(2) メモリセルおよびロジックゲートの回路技術，(3) アーキテクチャ技術の開発を行う．本年度はPETのSPICEモデルを構築して，PETを用いた回路の設計・解析の準備を行った．特に，PETのデバイス構造を，所望のオン電流IDおよび信頼性の確保のため電流密度JDから設計する方法と，所望のリーク電流IleakとJDから設計する方法の2つから決定し，超低電圧における，インバータ，リングオシレータのシミュレーションから，基本特性を抽出した．PETは0.2Vで数GHｚの動作が可能であること，消費電力をCMOS(FinFET)に比べて，大幅に削減できることを明らかにした．また，この動作限界についても検討を行った．
|
| 今後の研究の推進方策 |
本研究では新型PETによって，0.2V程度の超低電圧駆動で劇的な低消費電力化と，現状CMOS技術と同等以上の高速性能を有するロジックシステムの基盤技術を創出する．具体的には，電力遅延積が現状より2桁小さいロジックシステムの実現を目指す．ここで提案する技術群はCMOS構成のロジックシステム技術を踏襲し，現行のアーキテクチャを継承して，究極の省エネ化を可能とする新たなロジックシステムを構築することができる．本技術はPET以外の同等のBeyond-CMOSにも応用が可能である．次年度は，開発した回路技術をベースに，SRAMやフリップフロップなどの双安定回路の開発を行う．低電圧におけるノイズマージンと，速度性能を指標として設計方法を構築し，性能評価を行う．
|
| 次年度使用額が生じた理由 |
コロナウィルス蔓延の影響で一部の研究費の使用を次年度に繰り越すこととした．ただし，研究の進捗はほぼ計画通り進めることができたため，研究計画遂行への影響はほとんど出ていない．
|
